特許
J-GLOBAL ID：200903086462218874
薄膜トランジスタの製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
杉村 次郎
公報種別：公開公報
出願番号（国際出願番号）：特願平6-163355
公開番号（公開出願番号）：特開平8-008434
出願日： 1994年06月23日
公開日（公表日）： 1996年01月12日
要約：
【要約】【目的】 オフセットゲート構造の薄膜トランジスタにおいて、微細なオフセット長を容易にかつ高精度に得る。【構成】 ソース・ドレイン領域5間のチャネル領域6の長さを決めるゲート電極形成部4の下にアンダーカット部3aを形成し、このアンダーカット部3aに対応するゲート電極形成部4のオーバーハング部4aをエッチングすることにより、チャネル領域6の幅よりも幅狭のゲート電極7を形成する。したがって、ゲート電極7の外側に突出した部分のチャネル領域6部分のオフセット長は、ゲート絶縁層3のアンダーカット部3aに対応するゲート電極形成部4のオーバーハング部4aの突出幅にほぼ一致する。このため、オーバーハング部4aをエッチングすることにより微細なオフセット長を自己整合的に容易にかつ高精度に形成できる。
請求項（抜粋）：
半導体層、ゲート絶縁層を形成した後、このゲート絶縁層上にゲート電極形成部を所定形状に形成し、前記ゲート電極形成部をマスクとして前記ゲート絶縁層をエッチングすることにより前記ゲート電極形成部の下側にアンダーカット部を形成するとともに、前記ゲート電極形成部をマスクとして前記半導体層にイオン注入し、前記アンダーカット部に対応する前記ゲート電極形成部のオーバーハング部をエッチングすることにより前記ゲート電極形成部よりも幅狭のゲート電極を形成する、ことを特徴とする薄膜トランジスタの製造方法。
引用特許：
前のページに戻る
