特許

J-GLOBAL ID：200903086464575534

半導体デバイス試験装置

発明者： 江副 浩
出願人/特許権者： 株式会社アドバンテスト
代理人 (1件)： 草野 卓 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-267128
公開番号（公開出願番号）：特開2001-093296
出願日： 1999年09月21日
公開日（公表日）： 2001年04月06日
要約：

【要約】【課題】 フラッシュメモリのトリミング動作を高速化し、短時間に済ませることができる半導体デバイス試験装置を提案する。【解決手段】 直流試験ユニットと機能試験ユニットとによってフラッシュメモリの直流特性をトリミングする半導体デバイス試験装置において、直流試験ユニットに設けられ直流試験結果を機能試験ユニットに転送する転送手段と、機能試験ユニットに設けられ、転送手段から送られてくる直流試験結果を解読して被試験半導体デバイスに与えるパターンを決定する不良解読手段と、パターン発生器がパターン信号を出力したことを検出して直流試験ユニットへスタート信号を送るスタート信号生成手段とを設けた構成とした。

請求項（抜粋）：

A.被試験半導体デバイスの直流特性をトリミングする半導体デバイス試験装置において、B.上記直流試験ユニットに設けられ、上記直流試験結果を上記機能試験ユニットに直接転送する転送手段と、C.上記機能試験ユニットに設けられ、上記転送手段から送られてくる直流試験結果を解読して、被試験半導体デバイスに与えるパターンを決定する不良解読手段と、D.上記パターン発生器がパターン信号を出力したことを検出して、上記直流試験ユニットへスタート信号を送るスタート信号生成手段と、によって構成したことを特徴とする半導体デバイス試験装置。

IPC (2件)：

G11C 29/00 652 ,  G01R 31/28

FI (2件)：

G11C 29/00 652 ,  G01R 31/28 B

Fターム (9件)：

2G032AA08 ,  2G032AG01 ,  5L106AA10 ,  5L106DD22 ,  5L106DD31 ,  5L106EE03 ,  9A001BB03 ,  9A001BB05 ,  9A001LL05

引用特許：

審査官引用 (1件)

• メモリ試験装置
  公報種別：公開公報   出願番号：特願平9-161067   出願人：株式会社アドバンテスト