特許
J-GLOBAL ID：200903086507850097
半導体装置の製造方法
発明者：
,
出願人/特許権者：
,
代理人 (1件)：
筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願平11-338657
公開番号（公開出願番号）：特開2001-156217
出願日： 1999年11月29日
公開日（公表日）： 2001年06月08日
要約：
【要約】【課題】 配線基板上に搭載した複数の半導体チップを樹脂封止した後、配線基板を分割することによって複数の樹脂封止型半導体装置を製造する際、個々の樹脂封止型半導体装置が元の配線基板のどの位置にあったかを配線基板の分割後においても容易に識別できるようにする。【解決手段】 マトリクス基板1Bに搭載した複数の半導体チップを一括して樹脂封止した後、マトリクス基板1Bを複数の個片に分割することによって複数の樹脂封止型半導体装置を得る工程を含み、マトリクス基板1Bを複数の個片に分割する工程に先立って、樹脂封止型半導体装置のそれぞれにアドレス情報パターン8を付与する。
請求項（抜粋）：
配線基板に搭載した複数の半導体チップを一括して樹脂により封止した後、前記配線基板を複数の個片に分割することによって複数の樹脂封止型半導体装置を得る工程を含む半導体装置の製造方法であって、前記配線基板を複数の個片に分割する工程に先立ち、前記複数の樹脂封止型半導体装置のそれぞれにアドレス情報を付与することを特徴とする半導体装置の製造方法。
Fターム (6件)：
4M109AA01
, 4M109BA04
, 4M109BA05
, 4M109CA21
, 4M109DB15
, 4M109GA06
