特許
J-GLOBAL ID：200903095664753622
半導体パッケージを製作する方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
岡田 次生
公報種別：公開公報
出願番号（国際出願番号）：特願平10-152632
公開番号（公開出願番号）：特開平11-074296
出願日： 1998年06月02日
公開日（公表日）： 1999年03月16日
要約：
【要約】【課題】 複数の半導体パッケージを製作する際の生産性を改善する。【解決手段】それぞれが基板と、基板の1つの領域に取り付けられる集積回路チップと、基板の1つの面に位置する外部接続領域の1グループにチップを接続する電気接続手段と、封止容器と、を複数の半導体パッケージを製作するため、まず、多くのチップ取り付け領域に対応して、共通基板プレート上に接続領域の多数のグループをマトリックス構造に形成する。チップを共通基板プレートの各々の取り付け領域に取り付け、関連する接続領域に各々のチップを電気的に接続して、基板プレートおよびチップから構成される組立体を得る。次にこの組立体を型の中に置き、型の中へ容器材料を射出して、1つの成形操作で実質的に六面体のブロックを得る。六面体のブロックをその厚さ方向に切断して、各々が1つの半導体パッケージを構成する複数のユニットに分ける。
請求項（抜粋）：
それぞれが基板と、該基板の少なくとも1つの領域に取り付けらる集積回路チップと、該チップを該基板の1つの面に位置する外部電気接続領域の1グループに接続する電気接続手段と、封止容器と、を備える複数の半導体パッケージを製作する方法であって、上記接続領域の複数のグループを、共通基板プレート上にマトリックス構造に形成するステップと、上記共通基板プレートの各々のチップ取り付け領域に、チップを取り付けるステップと、それぞれのチップを、関連する上記接続領域に電気的に接続し、上記基板プレートおよび上記チップから構成される組立体を得るステップと、上記組立体を型の中に置き、該型の中へ容器材料を射出して、1つの成形操作で、実質的に六面体のブロックを得るステップと、上記ブロックをその厚さ方向で切断して、複数の上記半導体パッケージを得るステップと、を含む、半導体パッケージを製作する方法。
引用特許：
前のページに戻る
