特許

J-GLOBAL ID：200903086543192209

不揮発性半導体のメモリ素子及びその製造方法

発明者： オン・ヨン・ゾン
出願人/特許権者： エルジイ・セミコン・カンパニイ・リミテッド
代理人 (1件)： 山川 政樹
公報種別：公開公報
出願番号（国際出願番号）：特願平7-212986
公開番号（公開出願番号）：特開平8-107155
出願日： 1995年07月31日
公開日（公表日）： 1996年04月23日
要約：

【要約】 (修正有)【課題】 エレベーテッドソース/ドレーン構造をもち、素子の全表面が同一の平面をなす不揮発性半導体のメモリ素子及びその製造方法を提供する。【解決手段】 チャンネル領域30を有する第1導電型の基板31と、チャンネル領域によって分離され、基板と段差をおいて形成された第2導電型のエレベーテッドソース/ドレーン領域33,34と、チャンネル領域に該当する基板の露出した表面とソース/ドレーン領域の露出した表面上に形成されたフローティングゲート絶縁膜35と、チャンネル領域のフローティングゲート絶縁膜35上に形成され、一定の深さと厚さを有するウェル状のフローティングゲート37と、フローティングゲートのウェル内に完全に埋設されて、フローティングゲートによって覆われる一定の厚さのコントロルゲート39と、フローティングゲート37とコントロルゲート39を絶縁させるために、これらの間に形成された層間絶縁膜38とを含む。

請求項（抜粋）：

チャンネル領域を有する第1導電型の基板と、チャンネル領域により分離され、基板と段差を置いて形成された第2導電型のエレベーテッドソース/ドレーン領域と、チャンネル領域に該当する基板の表面とソース/ドレーン領域の表面上に形成されたゲート絶縁膜と、チャンネル領域のフローティングゲート絶縁膜上に形成され、中央部に一定の深さの凹所を有するとともに一定の厚さを有するフローティングゲート絶縁膜と、フローティングゲートの凹所に完全に埋設されて、フローティングゲートによって覆われる一定の厚さのコントロルゲートと、フローティングゲートとコントロルゲートを絶縁させるために、これらの間に形成された層間絶縁膜と、を含むことを特徴とする不揮発性半導体のメモリ素子。

IPC (3件)：

H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792

引用特許：

審査官引用 (2件)

• 不揮発性半導体記憶装置
  公報種別：公開公報   出願番号：特願平4-252810   出願人：沖電気工業株式会社
• 特開平2-252269