特許
J-GLOBAL ID：200903086578321222
マッチドフィルタおよび同期方法
発明者：
出願人/特許権者：
代理人 (1件)：
蔵合 正博
公報種別：公開公報
出願番号（国際出願番号）：特願平9-158912
公開番号（公開出願番号）：特開平11-008567
出願日： 1997年06月16日
公開日（公表日）： 1999年01月12日
要約：
【要約】【課題】 CDMA(符号分割多元接続)の受信機などに用いられるマッチドフィルタにおいて、低消費電力化を図ることを目的とする。【解決手段】 順次異なる乗算係数を乗する乗算器201と、乗算器201の出力と記憶手段203の出力とを加算して記憶手段203に出力する加算器202と、加算器202の出力を保持し、加算器202にデータを供給する記憶手段203とで1組を構成する相関器を複数持つ。複数の相関器の乗算器の入力には、同じ入力信号X(t)が供給され、それぞれ異なった位相の乗算係数が乗じられる。複数の相関器の出力は、マルチプレクサ234により順次選択される。各加算器202、212、222、232では1チップに1回しか加算を行わないため、低速動作が可能である。また、一部を止めて動作させることが可能である。
請求項（抜粋）：
入力信号に対して順次異なる乗算係数を乗ずる乗算器と、前記乗算器の出力と後述する記憶手段の出力とを加算して前記記憶手段に出力する加算器と、前記加算器の出力を保持して前記加算器にデータを供給する前記記憶手段とからなる複数の相関器と、前記複数の相関器の出力を順次選択するマルチプレクサとを備え、前記複数の相関器は、拡散率倍回加算を行ったあとにデータを出力し、再び最初から動作を行うことを特徴とするマッチドフィルタ。
IPC (3件)：
H04B 1/707
, H03H 17/02 601
, H04L 7/00
H04J 13/00 D
, H03H 17/02 601 Z
, H04L 7/00 C
