特許
J-GLOBAL ID：200903086581105875
情報処理回路
発明者：
出願人/特許権者：
代理人 (3件)：
小谷 悦司
, 伊藤 孝夫
, 樋口 次郎
公報種別：公開公報
出願番号（国際出願番号）：特願2006-294165
公開番号（公開出願番号）：特開2008-112283
出願日： 2006年10月30日
公開日（公表日）： 2008年05月15日
要約：
【課題】システムの柔軟性を失うことなく、ハードウェアの機能ブロックの連携処理を高速に実行できるようにすること。【解決手段】第二の機能ブロックにダブルバッファ回路が設けられ、領域指定データがダブルバッファリングされて、領域指定データに係る当該第二の機能ブロックの情報処理が自動的に開始される。そして、カウント回路のカウントアップがカウントダウンの回数よりも少なくとも一回多いことがカウンタ回路のカウント値により示される間、すなわち、第一の機能ブロックよりシステムメモリへのデータの書き込みが、システムメモリから第二の機能ブロックへのデータの取得よりも少なくとも一回多いことがカウンタ値に示される間のみしか、かかる自動の処理開始はされないようにしてあり、これによってオーバランを回避して連携処理を実現させる。【選択図】図1
請求項（抜粋）：
システムメモリと、
前記システムメモリからデータを取得し、取得されたデータに基づいて情報処理を行なって、当該情報処理の結果の出力データを前記システムメモリへ書き込む、ハードウェアによる第一および第二の機能ブロックと、
前記システムメモリ上の入力領域および出力領域を指定する領域指定データを前記各機能ブロックへそれぞれ供給して、供給する当該領域指定データの前記入力領域から前記データの取得を、前記出力領域へ前記データの書き込みを前記各機能ブロックにそれぞれさせて前記各機能ブロックを動作させ、前記第一の機能ブロックに供給する前記領域指定データの前記出力領域を、前記第二の機能ブロックに供給する前記領域指定データの前記入力領域とさせる制御コンピュータと、
前記第二の機能ブロックに設けられ、前記制御コンピュータから当該第二の機能ブロックに供給される前記領域指定データをダブルバッファリングして、バッファリングする一の領域指定データに係る当該第二の機能ブロックの処理が完了するたびに、予め前記制御コンピュータから取得してバッファリングした次の領域指定データに基づいて当該第二の機能ブロックが次に行なうべき処理を実行開始させるダブルバッファ回路と、
前記第一の機能ブロックから、当該第一の機能ブロックより前記システムメモリへの前記結果の出力データの書き込みを示す信号を取得して、カウントアップすると共に、前記第二の機能ブロックから、前記システムメモリから当該第二の機能ブロックへの、前記第一の機能ブロックの前記出力データの取得を示す信号を取得して、カウントダウンを行なうカウンタ回路と、
前記カウントアップが前記カウントダウンの回数よりも少なくとも一回多いことを前記カウンタ回路のカウント値が示す間のみ、前記第二の機能ブロックに前記領域指定データに基づく前記処理をさせる実行制御回路とを備える情報処理回路。
IPC (1件)：
FI (1件)：
Fターム (2件)：
引用特許：
前のページに戻る
