特許
J-GLOBAL ID:200903086608019054

半導体装置の製造方法

発明者:
出願人/特許権者:
代理人 (1件): 京本 直樹 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願平8-174950
公開番号(公開出願番号):特開平10-022473
出願日: 1996年07月04日
公開日(公表日): 1998年01月23日
要約:
【要約】【課題】半導体記憶装置のスタック型のキャパシタ形成工程において、電極形状加工に用いるシリコン酸化膜を簡便な方法で選択的に除去する。【解決手段】半導体記憶装置の情報蓄積電極と対向電極と容量絶縁膜とで構成されるスタック型のキャパシタ形成工程において、情報蓄積電極の形状加工に用いるシリコン酸化膜の密度を、情報蓄積電極下に設けた層間絶縁膜エッチング防止層であるシリコン酸化膜の密度よりも低くなるように設定し、情報蓄積電極の形状加工後、層間絶縁膜エッチング防止層で層間絶縁膜のエッチングを防止しながら、上記形状加工に用いたシリコン酸化膜を選択的にエッチング除去する。
請求項(抜粋):
半導体記憶装置の情報蓄積電極と対向電極と容量絶縁膜とで構成されるスタック型のキャパシタ形成工程において、前記情報蓄積電極の形状加工に用いるシリコン酸化膜の密度を、前記情報蓄積電極下に設けた層間絶縁膜エッチング防止層であるシリコン酸化膜の密度よりも低くなるように設定し、前記情報蓄積電極の形状加工後、前記形状加工に用いたシリコン酸化膜を選択的に除去することを特徴とする半導体装置の製造方法。
IPC (6件):
H01L 27/108 ,  H01L 21/8242 ,  H01L 21/306 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 21/316
FI (6件):
H01L 27/10 621 A ,  H01L 21/316 X ,  H01L 21/316 G ,  H01L 21/306 D ,  H01L 27/04 C ,  H01L 27/10 621 C
引用特許:
審査官引用 (2件)
  • 半導体装置の製造方法
    公報種別:公開公報   出願番号:特願平4-327906   出願人:日本電気株式会社
  • 特開昭53-135263

前のページに戻る