電位検出回路及びそれを具備する半導体集積回路

発明者： ,
出願人/特許権者：
代理人 (3件)：上柳雅誉 , 藤綱英吉 , 須澤修
公報種別：公開公報
出願番号（国際出願番号）：特願2004-364112
公開番号（公開出願番号）：特開2006-170819
出願日： 2004年12月16日
公開日（公表日）： 2006年06月29日
要約：

【課題】 2つの電源電位が印加されているか否かを少ない消費電力で検出することができる電位検出回路等を提供する。【解決手段】この電位検出回路1は、ソースが接地電位VSSに、ゲートが電源電位LVDDにそれぞれ接続されたトランジスタQN11と、ドレインがトランジスタQN1のドレインに接続されたトランジスタQP1と、ゲートが各々のドレインに接続され、ソース〜ドレイン経路がトランジスタQP1のソースと電源電位HVDDとの間に直列に接続されたトランジスタQN11、QN12、...と、ゲートが各々のドレインに接続され、ソース〜ドレイン経路がトランジスタQP1のゲートと電源電位HVDDとの間に直列に接続されたトランジスタQN21、QN22、...とを具備する。電源電位LVDD及び/又は電源電位HVDDが印加されているか否かを示す信号がトランジスタQN1とトランジスタQP1との接続点から出力される。【選択図】図1

請求項（抜粋）：

ソースが第1の電位に、ゲートが第2の電位にそれぞれ接続された第1のチャネル型の第1のトランジスタと、ドレインが前記第1のトランジスタのドレインに接続された第2のチャネル型の第2のトランジスタと、ゲートが各々のドレインに接続され、ソース〜ドレイン経路が前記第2のトランジスタのソースと第3の電位との間に直列に接続された第1のチャネル型の第1群のトランジスタと、ゲートが各々のドレインに接続され、ソース〜ドレイン経路が前記第2のトランジスタのゲートと前記第3の電位との間に直列に接続された第1のチャネル型の第2群のトランジスタと、を具備し、前記第2及び/又は第3の電位が印加されているか否かを示す信号を前記第1のトランジスタと前記第2のトランジスタとの接続点から出力する、電位検出回路。

IPC (1件)：

G01R 19/165

FI (1件)：

G01R19/165 J

Fターム (6件)：

2G035AA20 , 2G035AB02 , 2G035AC01 , 2G035AC17 , 2G035AD03 , 2G035AD25

引用特許：

出願人引用 (1件)

電源電圧検知回路
公報種別：公開公報出願番号：特願平8-057599 出願人：川崎製鉄株式会社

前のページに戻る