メモリ割り付けを改善したパケット通信システム及び方法

発明者： ,
出願人/特許権者：
代理人 (1件)：三俣弘文
公報種別：公開公報
出願番号（国際出願番号）：特願平7-279896
公開番号（公開出願番号）：特開平8-251233
出願日： 1995年10月04日
公開日（公表日）： 1996年09月27日
要約：

【要約】【課題】パケット通信システムにおけるメモリ共用手法の改善。【解決手段】パケット通信モジュール10が、入パケットを入力ポ-ト12に受信し出パケットを出力ポ-ト14から送信すようにパケットを入パケット及び出パケットとして処理するためのパケット処理回路16と、処理されたパケットを出力ポ-ト14に連関する待ち行列22に記憶するためのメモリ20と、受け入れられたパケットに対してメモリ20内のメモリ領域を割り付けるためにパケット処理回路16がパケットを処理するようにパケット処理回路16を制御する動作とメモリ20の合計占有量に基づいて利用可能量値を計算する動作と、制御パラメータを利用可能量値の関数として計算する動作と待ち行列長さを計算する動作と待ち行列長さと制御パラメータとを用いて入パケットの待ち行列22への受け入れを制御する動作とを行うように構成したプロセッサ18とからなる。

請求項（抜粋）：

パケット通信システムであって、パケットを入パケット及び出パケットとして処理するためと、入パケットを入力ポ-トに受信するためと、出パケットを出力ポ-トから送信するためとのパケット処理回路であって、該パケットが少なくとも1個の領域優先順位クラスと少なくとも1個のスケジューリングクラスとに属するパケット処理回路と、前記処理されたパケットを待ち行列に記憶するためのメモリと、制御論理回路を用いるプロセッサであって、前記パケット処理回路がパケットを処理するように前記パケット処理回路を制御する動作と、前記待ち行列間にメモリ領域を割り付ける動作とを行うように構成されるプロセッサであって、該割り付けが、前記メモリの占有量に基づいて利用可能量値を計算することと、制御パラメータを該利用可能量値の関数として計算することと、前記待ち行列の長さを計算することと、該待ち行列長さと該制御パラメータとに基づいて各入パケットのその待ち行列への受け入れを制御することとによって行われるプロセッサと、からなることを特徴とする、パケット通信システム。

IPC (3件)：

H04L 12/56 , H04L 12/28 , H04Q 3/00

FI (3件)：

H04L 11/20 102 E , H04Q 3/00 , H04L 11/20 G

引用特許：

出願人引用 (8件)

特公平6-101747
特開昭62-005751
特開平4-309037

全件表示

審査官引用 (7件)

特公平6-101747
特開昭62-005751
特開平4-309037

全件表示

前のページに戻る