特許
J-GLOBAL ID：200903086716771820
データ転送制御装置、電子機器及びデータ転送制御方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
井上 一 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2002-077976
公開番号（公開出願番号）：特開2003-283499
出願日： 2002年03月20日
公開日（公表日）： 2003年10月03日
要約：
【要約】【課題】 高速なデータ転送を実現できるデータ転送制御装置、電子機器及びデータ転送制御方法を提供すること。【解決手段】 処理部60が、アイソクロナスデータを含むアイソクロナスパケットの転送数を転送数予約レジスタTNREGに予約すると、DMAC1が、SRAM40からアイソクロナスパケットを読み出し、読み出されたアイソクロナスパケットを、TNREGの予約転送数が零になるまでアイソクロナス転送サイクル毎にBUS1(IEEE1394、USB)側に自動転送する。SRAM40のヘッダ領域をページK、Lの領域に分割し、ページK、Lの領域での転送数を予約するためのレジスタTNREGK、TNREGLを設ける。特殊再生時にデータポインタを用いてIピクチャを含むTSパケットを選別し、BUS1側に自動転送する。
請求項（抜粋）：
バスを介したデータ転送のためのデータ転送制御装置であって、アイソクロナスデータを含むアイソクロナスパケットの転送数を処理部が予約するための転送数予約レジスタと、第1のメモリからアイソクロナスパケットを読み出し、読み出されたアイソクロナスパケットを、転送数予約レジスタに予約された転送数が零になるまでアイソクロナス転送サイクル毎に第1のバス側に自動転送する第1のメモリアクセス制御回路と、を含むことを特徴とするデータ転送制御装置。
IPC (4件)：
H04L 12/28 200
, H04L 12/28 100
, G06F 13/28 310
, G06F 13/38 350
H04L 12/28 200 D
, H04L 12/28 100 H
, G06F 13/28 310 E
, G06F 13/38 350
5B061BA03
, 5B061DD06
, 5B061DD11
, 5B077NN02
, 5K033BA01
, 5K033BA14
, 5K033BA15
, 5K033CB17
, 5K033CC01
