特許

J-GLOBAL ID：200903086737912148

半導体装置の製造方法

発明者： 野口 靖夫
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 五十嵐 省三
公報種別：公開公報
出願番号（国際出願番号）：特願平8-302509
公開番号（公開出願番号）：特開平10-135506
出願日： 1996年10月28日
公開日（公表日）： 1998年05月22日
要約：

【要約】【課題】 フォトダイオードの反射防止層の厚さを最適にできず、この結果、フォトダイオードの感度がばらついていた。【解決手段】 P-型半導体基板1、N型エピタキシャル層3上に、反射防止層としてのシリコン酸化層7及びシリコン窒化層10を形成する。シリコン酸化層7下のエピタキャル層3にP+型拡散層8aを形成する。反射防止層上には、シリコン窒化層17のドライエッチングの際のバッファ層としてシリコン酸化層14aを設ける。シリコン酸化層14aは最終的にウェットエッチングにより除去される。

請求項（抜粋）：

第1の導電型の半導体基板(1)上に該第1の導電型の反対の第2の導電型のエピタキシャル層(3)を形成する工程と、該エピタキシャル層上に第1の酸化層(7)を形成する工程と、該第1の酸化層下の前記エピタキシャル層に前記第1の導電型の不純物拡散層(8a)を形成する工程と、前記第1の酸化層上に第1の窒化層(10)を形成する工程と、該第1の窒化層上に第2の酸化層のパターン(14a)を形成する工程と、該第2の酸化層のパターン上に少なくとも第2の窒化層(17)を形成し、該第2の酸化層のパターン上の該第2の窒化層の一部を選択的にドライエッチング法に除去して開口部(19a)を形成する工程と、前記第2の窒化層をマスクとして前記開口部の前記第2の酸化層のパターンをウェットエッチング法により除去する工程とを具備する半導体装置の製造方法。

IPC (2件)：

H01L 31/10 ,  H01L 21/3065

FI (2件)：

H01L 31/10 A ,  H01L 21/302 J

引用特許：

審査官引用 (2件)

• 回路内蔵受光素子の作製方法
  公報種別：公開公報   出願番号：特願平5-327363   出願人：シャープ株式会社
• 特開平4-053275