特許
J-GLOBAL ID：200903086756275590

NVRAMセルおよびNVRAMメモリの製造方法

発明者：
ジョン・エイ・ブラッチッタ

ジョン・エイ・ブラッチッタ について

, 
ジェイムス・エス・ネイコス

ジェイムス・エス・ネイコス について


出願人/特許権者：
インターナショナル・ビジネス・マシーンズ・コーポレイション

インターナショナル・ビジネス・マシーンズ・コーポレイション について


代理人 (1件)： 坂口 博 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-032853
公開番号（公開出願番号）：特開平11-274439
出願日： 1999年02月10日
公開日（公表日）： 1999年10月08日
要約：
【要約】【課題】 NVRAMセルを形成する電界効果フローティングゲート・トランジスタを提供する。【解決手段】 フィールド分離構造を有する基板3の間に、チャネル35を形成するドープされた領域が設けられる。トンネル酸化物層43が、チャネル上に設けられる。ポリシリコンの層が、酸化物層上を、各フィールド分離構造にまで延び、および上方に延びて、U形状の柱状フローティングゲート25,26を形成する。ゲート25,26の内部内に設けられた第2の酸化物層27は、コントロールゲート29を支持する。第2の酸化物層上に形成されたポリシリコンの第2の層は、コントロールゲート29を形成する。ゲート29は、フローティングゲートの上方に延びる層、およびチャネル上を延びるフローティングゲートの部分上の第2の酸化物層27を介して、フローティングゲート25,26に結合される。
請求項（抜粋）：
コントロールゲートとフローティングゲートとの間の増大した結合を有するNVRAMセルであって、隣接するトランジスタからトランジスタを分離する2つのフィールド分離構造を有する基板と、ソースおよびドレインを接続するチャネルを形成する、前記フィールド分離構造間の領域と、前記チャネル上に設けられた酸化物層と、前記酸化物層上を、前記各フィールド分離構造にまで延び、上方に延びてU形状のフローティングゲートを形成するポリシリコンの層と、前記U形状のフローティングゲートの内面と、前記U形状のフローティングゲートの上面と、前記U形状のフローティングゲートの直立部分の外面とに沿って設けられた第2の酸化物層と、前記第2の酸化物層上に形成されたポリシリコンの第2の層とを備え、この第2の層は、コントロールゲートを形成し、前記第2の酸化物層を経て前記フローティングゲートに結合されている、ことを特徴とするNVRAMセル。
IPC (4件)：
H01L 27/115 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792
FI (2件)：
H01L 27/10 434 ,  H01L 29/78 371
引用特許：
出願人引用 (4件)
全件表示
審査官引用 (17件)
  • 半導体不揮発性メモリ装置の製造方法
    公報種別：公開公報   出願番号：特願平5-094589   出願人：沖電気工業株式会社
  • 特開平3-034578
  • 特開平3-034578
全件表示

前のページに戻る

TOP

BOTTOM