半導体装置

発明者：
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願2001-187448
公開番号（公開出願番号）：特開2003-008020
出願日： 2001年06月21日
公開日（公表日）： 2003年01月10日
要約：

【要約】【課題】クランプダイオードの電流を制限するために抵抗を用いると、入力電圧Viの増減に伴いダイオード17の順方向電圧VFも増減するため、クランプ電圧を一定にすることができず、ドレインとソース間に流れる電流を一定値に制限することができないという問題があった。【解決手段】クランプダイオード27の電流を制限する電流制限手段として、出力用MOSトランジスタ21を形成した半導体基板上に絶縁膜を介して形成したポリシリコンからなるゲートとソース間ショートのデプレッション型MOSトランジスタ22を用いることにより、出力用MOSトランジスタをONさせる所定の入力電圧Viが増減しても、クランプダイオード27には一定電流が流れ順方向電圧VFは一定となり、3個のクランプダイオード27の順方向電圧VFの和で設定されたクランプ電圧も一定となり、ドレイン・ソース間に流れる電流は、一定電流に制限される。

請求項（抜粋）：

制御端子からの入力電圧が供給される出力用MOSトランジスタと、出力用MOSトランジスタのゲートとソース間に順方向に接続され入力電圧を順方向電圧でクランプするクランプダイオードと、出力用MOSトランジスタのゲートとクランプダイオードとの接続点と制御端子間に接続されクランプダイオードの電流を制限する電流制限手段とを有した半導体装置において、前記電流制限手段が前記出力用MOSトランジスタを形成した半導体基板上に絶縁膜を介して形成したポリシリコンからなるゲートとソース間ショートのデプレッション型MOSトランジスタであることを特徴とする半導体装置。

IPC (5件)：

H01L 29/78 657 , H01L 29/78 656 , H01L 21/822 , H01L 27/04 , H01L 27/06 311

FI (5件)：

H01L 29/78 657 E , H01L 29/78 656 G , H01L 29/78 657 B , H01L 27/06 311 C , H01L 27/04 F

Fターム (16件)：

5F038AV04 , 5F038AV06 , 5F038DF01 , 5F038EZ20 , 5F048AA02 , 5F048AC02 , 5F048AC03 , 5F048AC10 , 5F048BA16 , 5F048BB05 , 5F048BC16 , 5F048CC04 , 5F048CC06 , 5F048CC08 , 5F048CC15 , 5F048CC18

引用特許：

審査官引用 (8件)

特公昭51-039513
特開昭63-318781
特公昭51-039513

全件表示

前のページに戻る