特許

J-GLOBAL ID：200903086779289785

情報処理システム

発明者： 高橋 護
出願人/特許権者： 日本電気エンジニアリング株式会社
代理人 (1件)： ▲柳▼川 信
公報種別：公開公報
出願番号（国際出願番号）：特願2002-179258
公開番号（公開出願番号）：特開2004-021867
出願日： 2002年06月20日
公開日（公表日）： 2004年01月22日
要約：

【課題】FPGAのコンフィグレーション用データの管理を容易にして、システムの信頼性、連続可用性、機能変更の容易性を実現した情報処理システムを得る。【解決手段】コンフィグレーション制御装置5とFPGA21〜2nとをコンフィグレーションバス11により接続すると共に、バススイッチ9,10を介してローカルバス7およびシステムバス8と接続する。フラッシュメモリー6に格納されたデータにより、FPGA21〜2nをコンフィグレーション制御する期間は、コンフィグレーション制御装置5によりリセット信号aを生成して、バススイッチ9,10によりFPGA21〜2nをバス7,8から切り離す。フラッシュメモリー6には、予めシリアルポート1を介してコンフィグレーションデータを格納しておき、システム起動時に、コンフィグレーション制御装置5はこの格納データを自動的に読み出しつつコンフィグレーションを行う。【選択図】 図1

請求項（抜粋）：

CPUと、メモリーと、これ等CPU及びメモリーの配下のバスと、このバス上に配置され、FPGA(フィールドプログラマブルゲートアレー)のコンフィグレーション制御をなすコンフィグレーション制御手段とを含む情報処理システムであって、 前記コンフィグレーション制御の開始から終了までの間、前記FPGAを前記バスから切離すためのバススイッチを含むことを特徴とする情報処理システム。

IPC (1件)：

G06F11/00

FI (1件)：

G06F9/06 630A

Fターム (5件)：

5B061FF01 ,  5B061GG04 ,  5B061RR02 ,  5B061RR07 ,  5B076AA02

引用特許：

審査官引用 (2件)

• コンピュータシステム
  公報種別：公開公報   出願番号：特願2000-107665   出願人：日本電気株式会社
• CDMA基地局装置
  公報種別：公開公報   出願番号：特願2000-268027   出願人：株式会社日立国際電気