特許

J-GLOBAL ID：200903086816397070

集積回路パーシャルスキャン・テスト実施方法

発明者： ポール ウイリアム ルツコウスキー
出願人/特許権者： エイ・ティ・アンド・ティ・コーポレーション
代理人 (1件)： 三俣 弘文
公報種別：公開公報
出願番号（国際出願番号）：特願平7-031871
公開番号（公開出願番号）：特開平7-244127
出願日： 1995年01月30日
公開日（公表日）： 1995年09月19日
要約：

【要約】【目的】 集積回路のバウンダリスキャン・テストとパーシャルスキャン・テストのその必要最低専用ピンの数を少なくする実施方法を提供する。【構成】 バウンダリスキャン・アーキテクチャ18を持つ集積回路10のパーシャルスキャン・テストをそこに設けたパーシャルスキャン・コントローラ36により行う。バウンダリスキャン・アーキテクチャ18が生成した制御信号に応答してこのパーシャルスキャン・コントローラ36がパーシャルスキャン制御信号を生成してパーシャルスキャン・テストを行う。パーシャルスキャン・テストを行うのに要するパーシャルスキャン制御信号を内部で生成するため外部からこのパーシャルスキャン制御信号を受信するための入力ピンを必要としない。

請求項（抜粋）：

スキャン・フリップフロップ(17)と非スキャン・フリップフロップ(16)とに区分けされる複数のフリップフロップとテスト・アクセス・ポート(TAP)(24)とTAPコントローラ(22)を含みプライマリ出力(O)とプライマリ入力(I)を持つバウンダリスキャン・アーキテクチャ(18)含有集積回路(10)のパーシャルスキャン・テストを実施する集積回路パーシャルスキャン・テスト実施方法において、(A)パーシャルスキャン・テスト命令を前記集積回路の前記TAP(24)を経てそのTAPコントローラ(22)へロードするパーシャルスキャン・テスト命令ロード・ステップと、(B)前記TAPコントローラに時間で変化する制御信号の集まりを生成させるよう前記TAPコントローラにおいて前記パーシャルスキャン・テスト命令を実行するパーシャルスキャン・テスト命令実行ステップと、(C)パーシャルスキャン制御信号の集まりを得るよう前記集積回路内でそのTAPコントローラ制御信号を処理するTAPコントローラ制御信号処理ステップと、(D)前記集積回路にパーシャルスキャン・テストを行わせるよう前記集積回路に前記パーシャルスキャン制御信号を適用するパーシャルスキャン制御信号適用ステップで、そこで(1)前記非フリップフロップ(16)を一定状態に保持しながら前記スキャン・フリップフロップ(17)にテスト・データを先ずロードするステップと、(2)前記集積回路の障害に応じその集積回路のプライマリ出力(O)および前記スキャン・フリップフロップに新しい値があるようそのプライマリ入力の外部適用テスト・データにおよび前記スキャン・フリップフロップのデータに対応するよう前記非スキャン・フリップフロップを含む前記集積回路を動作させるステップと、(3)無障害の場合集積回路動作を示すレファランス・データ・ストリームと比較するよう前記スキャン・フリップフロップから前記データを次にシフトするステップを有する前記パーシャルスキャン制御信号適用ステップとからなることを特徴とする集積回路パーシャルスキャン・テスト実施方法。

IPC (2件)：

G01R 31/28 ,  G06F 11/22 360

引用特許：

審査官引用 (1件)

• 半導体集積回路
  公報種別：公開公報   出願番号：特願平3-306385   出願人：株式会社東芝