特許

J-GLOBAL ID：200903086841568955

容量性負荷駆動回路

発明者： 河越 弘和 ,  北嶋 寛之
出願人/特許権者： 関西日本電気株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願2001-304915
公開番号（公開出願番号）：特開2003-108097
出願日： 2001年10月01日
公開日（公表日）： 2003年04月11日
要約：

【要約】【課題】 液晶パネルの共通電極を演算増幅器の駆動電流を大きくせずに高速周期で駆動しようとすると、出力波形は、矩形波形とならない。演算増幅器の駆動電流を大きくすると消費電流も増大するという問題がある。【解決手段】 第1直流電圧V1と第2直流電圧V2(V1>V2)とが加算器21で加算され、コモン電圧VHとして加算器21の立ち上がり専用演算増幅器26から出力され、第2直流電圧V2がコモン電圧VLとして立ち下がり専用演算増幅器22から出力される。例えば、5kHzの高速周期または、30Hzの低速周期で極性切り替え信号POLが供給され、POL=“H”レベルのとき、CMOS出力回路25のPMOSトランジスタQpがオンして、コモン電圧VHが負荷CLに供給される。POL=“L”レベルのとき、CMOS出力回路25のNMOSトランジスタQnがオンして演算増幅器22からコモン電圧VLが負荷CLに供給される。

請求項（抜粋）：

第1レベルの電位VHと第2レベルの電位VL(VH>VL)とを交互に容量性負荷に供給する容量性負荷駆動回路において、第1直流電圧V1と第2直流電圧V2(V1>V2)とを加算して第1レベルの電位VH=V1+V2として出力する立ち上がり専用演算増幅器を含む加算器と、第2直流電圧V2をバッファリングして第2レベルの電位VL=V2として出力するボルテージフォロア接続の立ち下がり専用演算増幅器と、制御信号に基づき、加算器の出力と立ち下がり専用演算増幅器の出力とを交互に出力するCMOS出力回路と、加算器の出力電位を保持するコンデンサと、立ち下がり専用演算増幅器の出力電位を保持するコンデンサとを有することを特徴とする容量性負荷駆動回路。

IPC (5件)：

G09G 3/36 ,  G02F 1/133 505 ,  G09G 3/20 611 ,  G09G 3/20 ,  G09G 3/20 624

FI (5件)：

G09G 3/36 ,  G02F 1/133 505 ,  G09G 3/20 611 A ,  G09G 3/20 611 J ,  G09G 3/20 624 D

Fターム (22件)：

2H093NC03 ,  2H093NC18 ,  2H093NC34 ,  2H093ND39 ,  2H093ND58 ,  5C006AC25 ,  5C006AC26 ,  5C006BB16 ,  5C006BF25 ,  5C006BF33 ,  5C006BF37 ,  5C006FA14 ,  5C006FA37 ,  5C006FA47 ,  5C006GA02 ,  5C080AA10 ,  5C080BB05 ,  5C080DD26 ,  5C080DD30 ,  5C080FF11 ,  5C080JJ03 ,  5C080JJ04

引用特許：

審査官引用 (2件)

• 電圧出力回路並びに表示装置の共通電極駆動回路及び表示装置の信号配線駆動回路
  公報種別：公開公報   出願番号：特願平5-021532   出願人：シャープ株式会社
• 液晶表示装置およびその駆動回路
  公報種別：公開公報   出願番号：特願平10-043082   出願人：ソニー株式会社