特許

J-GLOBAL ID：200903086856468345

半導体装置及び不揮発性半導体記憶装置の製造方法

発明者： 坂 上 栄 人
出願人/特許権者： 株式会社東芝
代理人 (1件)： 佐藤 一雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-244018
公開番号（公開出願番号）：特開2001-068652
出願日： 1999年08月30日
公開日（公表日）： 2001年03月16日
要約：

【要約】【課題】 STI端に落ち込みが発生しないようにする。【解決手段】 半導体基板10活性領域と第2ポリシリコン20との間にある積層酸化膜18を用いて、これら半導体基板10活性領域と第2ポリシリコン20との間にバーズビークを侵入させる。これにより、積層酸化膜18をエッチング除去した際や、第1周辺ゲート酸化膜46を除去した際に、STI端が後退しても、STI端に落ち込みが発生しないようにすることができる。

請求項（抜粋）：

半導体基板上に第1酸化膜を形成する工程と、前記第1酸化膜と前記半導体基板の表面側とにおけるトレンチアイソレーション形成領域に開口を形成し、前記開口の間に位置する前記半導体基板表面側を活性領域とする工程と、前記半導体基板の丸め酸化を行うことにより、前記活性領域上における前記第1酸化膜部分に、バーズビークを侵入させる工程と、前記各トレンチアイソレーション形成領域の前記開口に、埋込酸化膜を埋め込んでトレンチアイソレーションを形成する工程と、前記活性領域上の前記第1酸化膜を除去する工程と、を備えることを特徴とする半導体装置の製造方法。

IPC (6件)：

H01L 27/115 ,  H01L 21/76 ,  H01L 27/10 481 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792

FI (4件)：

H01L 27/10 434 ,  H01L 27/10 481 ,  H01L 21/76 L ,  H01L 29/78 371

Fターム (46件)：

5F001AA01 ,  5F001AA43 ,  5F001AB08 ,  5F001AD44 ,  5F001AD60 ,  5F001AF10 ,  5F001AF25 ,  5F001AG02 ,  5F001AG07 ,  5F001AG21 ,  5F001AG29 ,  5F001AG30 ,  5F001AG40 ,  5F032AA35 ,  5F032AA45 ,  5F032CA17 ,  5F032CA21 ,  5F032CA24 ,  5F032CA25 ,  5F032DA02 ,  5F032DA04 ,  5F032DA23 ,  5F032DA24 ,  5F032DA33 ,  5F032DA53 ,  5F032DA74 ,  5F083EP04 ,  5F083EP23 ,  5F083EP55 ,  5F083GA06 ,  5F083GA11 ,  5F083GA24 ,  5F083GA27 ,  5F083JA04 ,  5F083KA01 ,  5F083NA01 ,  5F083PR07 ,  5F083PR12 ,  5F083PR21 ,  5F083PR29 ,  5F083PR33 ,  5F083PR40 ,  5F083PR43 ,  5F083PR53 ,  5F083ZA07 ,  5F083ZA08

引用特許：

審査官引用 (1件)

• トレンチ型素子分離構造の製造方法およびトレンチ型素子分離構造
  公報種別：公開公報   出願番号：特願平9-192269   出願人：三菱電機株式会社