特許

J-GLOBAL ID：200903086911557247

半導体装置の製造方法及び半導体層への不純物導入方法

発明者： 藏前 正樹
出願人/特許権者： 富士通株式会社 ,  富士通ヴィエルエスアイ株式会社
代理人 (1件)： 眞鍋 潔 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-157387
公開番号（公開出願番号）：特開2000-349256
出願日： 1999年06月04日
公開日（公表日）： 2000年12月15日
要約：

【要約】【課題】 半導体装置の製造方法及び半導体層への不純物導入方法に関し、表面が半球状結晶粒からなる多結晶シリコンに対する不純物導入工程におけるシリコン原子のマイグレーションによる表面の平坦化を防止する。【解決手段】 表面が半球状結晶粒からなる多結晶シリコン膜4を形成した後、導電型決定不純物雰囲気6中で不純物導入温度まで昇温するとともに、不純物導入温度に安定維持し、次いで、不純物導入温度において導電型決定不純物雰囲気6中で多結晶シリコン膜4に不純物を導入する。

請求項（抜粋）：

表面が半球状結晶粒からなる多結晶シリコン膜を形成した後、導電型決定不純物雰囲気中で不純物導入温度まで昇温するとともに、不純物導入温度に安定維持し、次いで、前記不純物導入温度において導電型決定不純物雰囲気中で前記多結晶シリコン膜に不純物を導入することを特徴とする半導体装置の製造方法。

IPC (4件)：

H01L 27/108 ,  H01L 21/8242 ,  H01L 27/04 ,  H01L 21/822

FI (2件)：

H01L 27/10 621 Z ,  H01L 27/04 C

Fターム (11件)：

5F038AC02 ,  5F038AC14 ,  5F038BH03 ,  5F038DF05 ,  5F083AD62 ,  5F083GA27 ,  5F083JA05 ,  5F083JA32 ,  5F083KA05 ,  5F083PR05 ,  5F083PR21

引用特許：

審査官引用 (1件)

• 容量素子の形成方法
  公報種別：公開公報   出願番号：特願平10-320583   出願人：日本電気株式会社