特許
J-GLOBAL ID:200903086961073569

半導体装置並びにPWMインバータのデッドタイム短縮方法及び装置

発明者:
出願人/特許権者:
代理人 (1件): 安形 雄三 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願平9-191114
公開番号(公開出願番号):特開平11-041078
出願日: 1997年07月16日
公開日(公表日): 1999年02月12日
要約:
【要約】【課題】 上下アーム構造のPWMインバータにおいてデッドタイムを極力短かくして、インバータ出力の低電力領域での制御精度とリニアリティを向上させる。また、モータのPWM制御では低速度での制御安定性を向上させる。【解決手段】 上下アーム構造のPWMインバータにおいて、各出力スイッチング素子に当該スイッチング素子のオフ状態検出手段を設けると共に、各出力スイッチング素子の入力側に対応する反対側アームのオフ状態検出手段から出力されるオフ状態検出信号をフィードバックして、当該出力スイッチング素子のターンオン信号を生成するゲート手段を設けるようにした。
請求項(抜粋):
上下アーム構造のPWMインバータにおいて、各出力スイッチング素子に当該スイッチング素子のオフ状態検出手段を設けると共に、各出力スイッチング素子の入力側に対応する反対側アームのオフ状態検出手段から出力されるオフ状態検出信号をフィードバックして、当該出力スイッチング素子のターンオン信号を生成するゲート手段を設けるようにしたことを特徴とするPWMインバータのデッドタイム短縮装置。
IPC (2件):
H03K 17/16 ,  H03K 17/73
FI (3件):
H03K 17/16 J ,  H03K 17/73 F ,  H03K 17/73 A
引用特許:
審査官引用 (6件)
  • 特開平4-358413
  • 半導体素子のオンオフ制御回路
    公報種別:公開公報   出願番号:特願平6-090397   出願人:富士電機株式会社
  • 特開平2-079621
全件表示

前のページに戻る