特許

J-GLOBAL ID：200903086984687343

インタフェース制御回路

発明者： 平松 久二
出願人/特許権者： 富士ゼロックス株式会社
代理人 (1件)： 木村 高久
公報種別：公開公報
出願番号（国際出願番号）：特願2004-285495
公開番号（公開出願番号）：特開2006-099488
出願日： 2004年09月29日
公開日（公表日）： 2006年04月13日
要約：

【課題】 受信側制御部の電源オフ時に送信側制御部を即時にディセーブルにして受信側制御部にかかる電気的ストレスを低減して耐破壊性能を向上させる。【解決手段】 通常動作中、コントローラI/F部151の電源Vcc-2が何等かの障害により電源オフになると、エンジンI/F部187の電源Vcc-1がオン状態によりリセット回路31の出力“H”レベルがAND回路32の一方の入力端子に入力され、もう一方の入力端子には電源Vcc-2オフに対応する“L”レベルの信号が入力される。これにより、AND回路32の出力は“H”レベルとなり、該出力がリセット信号としてエンジンI/F部187に入力され、該リセット信号に基づくリセット動作によりエンジンI/F部187がディセーブルに制御される。【選択図】 図3

請求項（抜粋）：

送信インタフェース部を有する送信側制御部と、受信インタフェース部を有する受信側制御部とを接続した状態で、各々異なる電源で動作する前記送信インタフェース部及び受信インタフェース部間の接合制御を行なうインタフェース制御回路において、 前記送信側制御部は、 前記受信インタフェース部の電源レベルを取り込む電源レベル取込手段と、 前記電源レベル取込手段により取り込まれた電源レベルに基づき前記受信インタフェース部が電源オフであることを検知して前記送信インタフェース部をディセーブルに制御する制御手段と を具備することを特徴とするインタフェース制御回路。

IPC (5件)：

G06F 3/00 ,  H04N 1/00 ,  H03K 19/017 ,  G06F 1/32 ,  G06F 1/24

FI (6件)：

G06F3/00 H ,  G06F3/00 Y ,  H04N1/00 C ,  H03K19/00 101F ,  G06F1/00 332B ,  G06F1/00 350B

Fターム (21件)：

5B011EB03 ,  5B011LL06 ,  5B011LL11 ,  5B054DD01 ,  5B054DD11 ,  5B054DD15 ,  5C062AA02 ,  5C062AA05 ,  5C062AB38 ,  5C062AB46 ,  5C062AB49 ,  5C062AC58 ,  5C062BA00 ,  5J056AA00 ,  5J056BB46 ,  5J056CC00 ,  5J056CC03 ,  5J056EE07 ,  5J056FF08 ,  5J056GG14 ,  5J056KK01

引用特許：

出願人引用 (1件)

• バツフア回路
  公報種別：公開公報   出願番号：特願平3-214370   出願人：日本電気株式会社