特許
J-GLOBAL ID:200903086996325102

画像処理方法及び装置

発明者:
出願人/特許権者:
代理人 (1件): 佐々木 聖孝
公報種別:公開公報
出願番号(国際出願番号):特願平9-288059
公開番号(公開出願番号):特開平11-112873
出願日: 1997年10月03日
公開日(公表日): 1999年04月23日
要約:
【要約】【課題】 小規模な回路構成で多種多様なアプリケーションに対応でき、かつ高度な画像処理を効率よく行う。【解決手段】 この画像処理プロセッサは、画像データを外部より取り込む入力部40と、画像データを走査線単位で入力、処理および出力するSVP14と、画像データを走査線単位で書き込みおよび読み出す画像メモリ50と、処理後の画像データを外部に出力する出力部70と、これら入力部40、SVP14、画像メモリ50および出力部70を相互に接続するデータ・パス72とを有している。プログラムメモリ10はSVP14用のプログラムを蓄積し、命令発生回路12はSVP14にマイクロ命令等の制御信号を与える。タイミング制御ユニット74は、入力部40、SVP14、画像メモリ50、出力部70およびIG12に所要のタイミング制御信号を供給する。ROMローダ76およびI2 Cバス・インタフェース回路78は、この画像処理プロセッサ内の各部に分散配置されているプログラムデータ保持部(メモリ、レジスタ等)に内部バス80を介してプログラムデータを分配する。
請求項(抜粋):
処理されるべき画像データを外部より取り込む入力部と、走査線上の画素に1対1の対応関係で割り当てられ、かつ共通の命令にしたがって同一の動作を行う複数個のプロセッシングエレメントを有し、画像データを走査線単位で入力、処理および出力するディジタル信号処理部と、一定のメモリ領域を有し、書き込み動作と読み出し動作が並列的かつ独立的に実行可能であり、画像データを走査線単位で入力および出力する画像メモリと、処理後の画像データを外部に出力する出力部と、前記入力部、前記ディジタル信号処理部、前記画像メモリおよび前記出力部を相互に接続するデータ・パス手段と、前記入力部、前記ディジタル信号処理部、前記画像メモリ、前記出力部および前記データ・パスを所望のプログラムデータにしたがって制御する制御手段とを有する画像処理装置。
IPC (2件):
H04N 5/262 ,  G06T 1/20
FI (2件):
H04N 5/262 ,  G06F 15/66 L
引用特許:
審査官引用 (4件)
全件表示

前のページに戻る