特許
J-GLOBAL ID:200903087007665966

電気2重層キャパシタ電極の製造方法、得られる電気2重層キャパシタ電極、及びそれを用いた電気2重層キャパシタ

発明者:
出願人/特許権者:
代理人 (1件): 田中 増顕
公報種別:公開公報
出願番号(国際出願番号):特願2005-032496
公開番号(公開出願番号):特開2006-222175
出願日: 2005年02月09日
公開日(公表日): 2006年08月24日
要約:
【課題】EDLCの電極で大きな表面積を実現するために、数nm以上の穴径のメソ孔以上で、且つ、表面積を増やすためには、小粒径である必要があり、かつ、数nmから数10nm程度のサイズの揃った電気2重層キャパシタ電極を製造する方法を提供する。また、前述の電気2重層キャパシタ電極および前述の電気2重層キャパシタ電極を用いた電気2重層キャパシタを提供する。【解決手段】製造方法は、導電性ファイバー、あるいは導電性チューブを、バインダー材料を用いず、電極基板にその長手方向を略平行に付着接合させる。【選択図】 図1
請求項(抜粋):
導電性ファイバー、あるいは導電性チューブを、バインダー材料を用いず、電極基板にその長手方向を略平行に付着接合させることを特徴とする電気2重層キャパシタ電極の製造方法。
IPC (2件):
H01G 9/00 ,  H01G 9/058
FI (2件):
H01G9/24 Z ,  H01G9/00 301B
引用特許:
審査官引用 (4件)
全件表示

前のページに戻る