アナログ・ディジタル変換回路

発明者：
出願人/特許権者： ,
代理人 (1件)：柿本恭成
公報種別：公開公報
出願番号（国際出願番号）：特願2006-033594
公開番号（公開出願番号）：特開2007-214959
出願日： 2006年02月10日
公開日（公表日）： 2007年08月23日
要約：

【課題】レイアウト面積や消費電流を増加させずに、変換時間を短縮することができるを多入力のA/D変換回路を提供する。【解決手段】2進カウンタ30の最上位ビットb8が“L”の時、各入力信号INiがサンプル・ホールド部10でサンプリングされ、各データ保持部50iに保持されたディジタル信号Diがセレクタ60で順次選択されて出力される。最上位ビットb8が“H”になると、各入力信号INiはアナログ信号Aiとしてホールドされ、DAC20でディジタル信号DIGに応じて生成される基準電圧REFと比較される。比較器50iから出力される判定信号Riが“L”から“H”に変化すると、その時のディジタル信号DIGが各データ保持部50iにディジタル信号Diとして保持される。【選択図】図1

請求項（抜粋）：

サンプリング期間に、m(但し、mは複数)個のアナログの入力信号をスイッチを介してそれぞれ対応する電圧保持用のキャパシタに与え、ホールド期間には、該スイッチを遮断して該キャパシタに保持された電圧をアナログ電圧として出力するサンプル・ホールド部と、ホールド期間に、ディジタル値に従ってn(但し、nは複数)段の階段状に増加または減少する基準電圧を生成するディジタル・アナログ変換器と、前記入力信号に対応して設けられ、ホールド期間に前記基準電圧と前記バッファ増幅器から出力されるアナログ電圧を比較して判定信号を出力するm個の比較器と、前記比較器に対応して設けられ、ホールド期間に該比較器から出力される判定信号が変化した時の前記ディジタル値をディジタル信号として保持するm個のデータ保持部と、サンプリング期間に、前記m個のデータ保持部に保持されたディジタル信号を前記ディジタル値に従って順次選択して出力するセレクタと、サンプリング期間には、クロック信号に同期して0から少なくともm-1までをカウントしてそのカウント値を前記ディジタル値として出力し、ホールド期間には、該クロック信号に同期して0から少なくともn-1までをカウントしてそのカウント値を該ディジタル値として出力するカウンタとを、備えたことを特徴とするアナログ・ディジタル変換回路。

IPC (1件)：

H03M 1/56

FI (1件)：

H03M1/56

Fターム (13件)：

5J022AA09 , 5J022AB05 , 5J022BA05 , 5J022CA10 , 5J022CB01 , 5J022CB08 , 5J022CD03 , 5J022CE01 , 5J022CE02 , 5J022CE05 , 5J022CE08 , 5J022CF01 , 5J022CF08

引用特許：

出願人引用 (1件)

A/D変換器
公報種別：公開公報出願番号：特願平5-183701 出願人：三菱電機株式会社

前のページに戻る