特許

J-GLOBAL ID：200903087079779613

メモリ書込みマージンを改良するためにビットセル接地チョーキングを行う方法および装置

発明者： グレーソン,ジェフリー・ケイ
出願人/特許権者： インテル・コーポレーション
代理人 (1件)： 山川 政樹 (外5名)
公報種別：公表公報
出願番号（国際出願番号）：特願平10-530079
公開番号（公開出願番号）：特表2001-525098
出願日： 1997年12月11日
公開日（公表日）： 2001年12月04日
要約：

【要約】電源電圧よりも高い電圧も接地電圧よりも低い電圧も必要とせずに、メモリ・セルの書込みマージンと読取り安定度マージンの設計ウィンドウの幅を広げる方法および装置。SRAM(300)は、接地基準(VGND)を有するSRAMセル(320)と、第1の信号(TSTRONG)を受け取り、接地基準電圧を駆動するように結合された回路(340)とを含む。この回路は、第1の信号が第1の状態の場合に、接地基準電圧を第1の電圧に駆動するように構成される。この回路は、第1の信号が第2の状態の場合に第1のノードが第2の電圧になるように構成される。第1の信号は、第1の状態で書込み動作を指示し、第2の状態で非書込み動作を指示し、第1の電圧は、第2の電圧よりも高い。

請求項（抜粋）：

第1の接地基準電圧である第1のノードを有するスタティック・ランダム・アクセス・メモリ(SRAM)セルと、 第1の信号を受け取り、前記第1のノードを駆動するように結合された回路とを含み、前記回路は、前記第1の信号が第1の状態の場合に第1のノードを第1の電圧に駆動するように構成され、かつ、前記第1の信号が第2の状態の場合に前記第1のノードを第2の電圧にするように構成されており、第1の信号が、書込み動作を指示するために前記第1の状態になるとともに、非書込み動作を指示するために前記第2の状態となるように構成され、前記第1の電圧が前記第2の電圧よりも高いSRAM。

引用特許：

審査官引用 (1件)

• 半導体記憶装置
  公報種別：公開公報   出願番号：特願平6-194075   出願人：川崎製鉄株式会社