特許

J-GLOBAL ID：200903087095319576

接合型電界効果トランジスタ及びその製造方法

発明者： 尾藤 康則
出願人/特許権者： NEC化合物デバイス株式会社
代理人 (1件)： 天野 広
公報種別：公開公報
出願番号（国際出願番号）：特願2002-342691
公開番号（公開出願番号）：特開2004-179318
出願日： 2002年11月26日
公開日（公表日）： 2004年06月24日
要約：

【課題】接合ゲート型電界効果トランジスタにおいてゲート順方向立ち上がり電圧を高く、かつ、オン抵抗を低くする。【解決手段】キャップ層111に形成されたリセスの表面に露出した半導体層109上において、再成長により再成長半導体層112を形成する。チャネル層107は第1の導電型の不純物を含有し、再成長半導体層112は第2の導電型の不純物を含有している。【選択図】 図1

請求項（抜粋）：

第1の導電型のキャリアを含有するチャネル層と、 前記チャネル層上に形成され、前記第1の導電型のキャリアを含有するキャップ層と、 前記キャップ層上に形成されたオーミック電極と、 前記チャネル層上に形成されたゲート電極と、 を少なくとも備える電界効果トランジスタにおいて、 前記キャップ層に形成されたリセスの表面に露出した半導体層上において再成長により形成された再成長半導体層であって、第2の導電型の不純物を含有する再成長半導体層を有し、 前記ゲート電極は前記再成長半導体層上に形成されていることを特徴とする電界効果トランジスタ。

IPC (5件)：

H01L21/337 ,  H01L21/338 ,  H01L29/778 ,  H01L29/808 ,  H01L29/812

FI (2件)：

H01L29/80 C ,  H01L29/80 H

Fターム (23件)：

5F102GB01 ,  5F102GC01 ,  5F102GD02 ,  5F102GD04 ,  5F102GJ05 ,  5F102GK06 ,  5F102GK08 ,  5F102GL04 ,  5F102GM05 ,  5F102GM06 ,  5F102GM08 ,  5F102GN08 ,  5F102GN10 ,  5F102GQ03 ,  5F102GR04 ,  5F102GR10 ,  5F102GS01 ,  5F102GS04 ,  5F102GV07 ,  5F102GV08 ,  5F102HC01 ,  5F102HC02 ,  5F102HC16

引用特許：

審査官引用 (4件)

• 特開昭54-021283
  
• 電界効果トランジスタおよびその製造方法
  公報種別：公開公報   出願番号：特願2000-060511   出願人：日本電気株式会社
• 特開昭54-021283
  
• 特開昭54-021283