特許
J-GLOBAL ID：200903087117449843
最長一致検索装置
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
小杉 佳男 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-084029
公開番号（公開出願番号）：特開平11-284658
出願日： 1998年03月30日
公開日（公表日）： 1999年10月15日
要約：
【要約】【課題】本発明は、インターネット通信回線網内に配置されその通信回線網内を流れるネットワークパケットの伝達を仲介するルータに搭載される、登録されたアドレスと、入力されたネットワークパケット中のアドレスとの最長一致検索を行なう最長一致検索装置に関し、連想メモリを用い正しい最長一致検索を行なう。【解決手段】連想メモリに、各エントリのアドレスと各エントリのプレフィックス長(ネットワークアドレスの長さ)とのペアを格納しておき、それらのペアで検索を行なう。
請求項（抜粋）：
受信先アドレスをあらわすデステイネーションIPアドレスを含むネットワークパケットが入力され、入力されたネットワークパケットを、登録された複数のエントリのうちの、入力されたネットワークパケット中のデスティネーションIPアドレスに適合したエントリのネットワークに送り出すルータにおける、複数のエントリのアドレスが登録され、これら登録された複数のエントリの中から、入力されたネットワークパケット中のデスティネーションIPアドレスに最上位ビット側から最長ビット長一致するアドレスをもつエントリを検索する最長一致検索装置において、複数のメモリ領域それぞれに所定のビット長のデータを格納しておき、キーデータが入力され、マスクされたビットを除く残りのビットについて該キーデータと一致するデータが格納されたメモリ領域を検索する連想メモリであって、前記複数のメモリ領域それぞれに、各エントリのアドレスをあらわすアドレスデータと各エントリのプレフィックス長をあらわすプレフィックスデータとのペアが格納されてなる連想メモリと、検索用のプレフィックスデータを順次に作成するプレフィックスデータ作成回路と、入力されたネットワークパケット中のデスティネーションIPアドレスと前記プレフィックスデータ作成回路により作成されたプレフィックスデータとに基づいて、検索用のキーデータを作成するキーデータ作成回路とを備え、前記連想メモリが、前記キーデータ作成回路により作成されたキーデータに基づいて、最上位ビット側から最長ビット長一致するアドレスデータであって、かつ、最上位ビット側から最長ビット長一致するアドレスデータが複数格納されていた場合に、これら複数のアドレスデータのうち、最長のプレフィックス長をあらわすプレフィックスデータとペアのアドレスデータが格納されたメモリ領域を検索するものであることを特徴とする最長一致検索装置。
IPC (2件)：
FI (2件)：
H04L 11/20 102 A
, G06F 15/403 350 D
