特許
J-GLOBAL ID：200903087195310320
半導体装置及びその製造方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
則近 憲佑
公報種別：公開公報
出願番号（国際出願番号）：特願平6-054299
公開番号（公開出願番号）：特開平7-263453
出願日： 1994年03月25日
公開日（公表日）： 1995年10月13日
要約：
【要約】【構成】 シリコン基板101と、前記シリコン基板表面側に形成された素子、例えば、ゲート電極110や金属配線115と、前記基板裏面側に形成された非晶質シリコン膜102とを備えた半導体装置。【効果】 600°C以下の低温プロセス、また、素子の長期信頼性を確保するための高速加速試験においても、電気特性の劣化を抑えることができる。
請求項（抜粋）：
半導体基板と、この半導体基板の表面側に形成され、金属からなる電極配線が配設された素子と、前記半導体基板の裏面側に形成された非晶質半導体膜とを備えたことを特徴とする半導体装置。
引用特許：
出願人引用 (8件)
全件表示
審査官引用 (8件)
全件表示
前のページに戻る
