特許
J-GLOBAL ID:200903087225380400
半導体メモリ装置の内部電源電圧変換回路
発明者:
,
出願人/特許権者:
代理人 (1件):
大塚 康徳 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願平10-273614
公開番号(公開出願番号):特開2000-011660
出願日: 1998年09月28日
公開日(公表日): 2000年01月14日
要約:
【要約】【課題】昇圧回路及びクロック信号発生回路の電源電圧として外部電源電圧を直接印加せず、外部電源電圧を安定した電圧に低下させて印加して、昇圧回路及びクロック信号発生回路を構成するトランジスタが破壊されるという問題点を防止し、安定な内部電源電圧を発生し得る半導体メモリ装置の内部電源電圧変換回路を提供する。【解決手段】外部電源電圧VEXTを電源電圧として入力し、基準電圧Vrefと第1内部電源電圧VINTとの差を比較して、第1内部電源電圧VINTが基準電圧Vrefを維持するようにする第1内部電源電圧発生回路18と、第1内部電源電圧VINTを電源電圧として入力してクロック信号CLKを発生するクロック信号発生回路10と、外部電源電圧VEXTを電源電圧として入力してクロック信号CLKに応じて外部電源電圧VEXTを昇圧して昇圧電圧Vpを発生する昇圧回路12と、昇圧電圧Vpを電源電圧として入力して基準電圧Vrefと第2内部電源電圧IVCの差を比較して、第2内部電源電圧IVCが基準電圧Vrefを維持するようにする第2内部電源電圧発生回路14とを具備する。
請求項(抜粋):
外部電源電圧を電源電圧として入力し、基準電圧と第1内部電源電圧との差を比較して前記第1内部電源電圧が前記基準電圧を維持するようにする内部電源電圧発生手段と、前記第1内部電源電圧を電源電圧として入力してクロック信号を発生するクロック信号発生手段と、前記外部電源電圧を電源電圧として入力し前記クロック信号に応じて前記外部電源電圧を昇圧して昇圧電圧を発生する昇圧手段と、前記昇圧電圧を電源電圧として入力して、前記基準電圧と第2内部電源電圧の差を比較して、前記第2内部電源電圧が前記基準電圧よりも低い場合は出力電圧を増加させ、前記第2内部電源電圧が前記基準電圧よりも高い場合は前記出力電圧を減少させる差動比較手段と、前記差動比較手段の出力信号に応じて前記外部電源電圧を変換して前記第2内部電源電圧に発生するドライバと、を具備することを特徴とする半導体メモリ装置の内部電源電圧変換回路。
IPC (4件):
G11C 11/413
, G05F 1/56 310
, G05F 1/56
, G11C 11/407
FI (4件):
G11C 11/34 335 A
, G05F 1/56 310 U
, G05F 1/56 310 P
, G11C 11/34 354 F
Fターム (20件):
5B015HH01
, 5B015HH03
, 5B015JJ44
, 5B015KB63
, 5B015KB64
, 5B015KB91
, 5B024AA15
, 5B024BA21
, 5B024BA27
, 5B024CA07
, 5H430BB01
, 5H430BB05
, 5H430BB09
, 5H430BB11
, 5H430EE06
, 5H430EE12
, 5H430FF01
, 5H430FF13
, 5H430GG08
, 5H430HH03
引用特許: