特許
J-GLOBAL ID：200903087255314878
半導体素子の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-095973
公開番号（公開出願番号）：特開2002-299683
出願日： 2001年03月29日
公開日（公表日）： 2002年10月11日
要約：
【要約】【課題】 半導体層を接着して形成する際、熱処理により大きな応力が発生していた。【解決手段】 GaAs基板12上に形成した各半導体層17、16、8〜3により構成される第1の半導体層14に、GaP1基板上に形成した第2接着層2により構成される第2の半導体層を貼り合わせ、350〜400°Cで1回目の熱処理をする。このため、接合界面は相互に接着される。この後、GaAs基板12を除去し、700〜800°Cで2回目の熱処理をする。このように、1回目の熱処理は低温であるためGaAs基板12及びGaP基板1に発生する応力を低減でき、また、予めGaAs基板12を除去しているため、2回目の熱処理をする際、GaP基板1に発生する応力を低減し、且つ接合界面は強固に接着される。
請求項（抜粋）：
半導体層基板上に少なくとも1つの半導体層を含む第1の半導体層を形成する工程と、前記半導体層上に第2の半導体層を配置する工程と、前記半導体基板、第1の半導体層、第2の半導体層を第1の温度で熱処理する工程と、前記半導体基板を除去する工程と、前記第1の半導体層及び第2の半導体層を前記第1の温度より高い第2の温度で熱処理する工程とを具備することを特徴とする半導体素子の製造方法。
Fターム (12件)：
5F041AA03
, 5F041AA40
, 5F041CA33
, 5F041CA34
, 5F041CA35
, 5F041CA37
, 5F041CA40
, 5F041CA65
, 5F041CA73
, 5F041CA74
, 5F041CA77
, 5F041CB33
