特許
J-GLOBAL ID：200903087386377069

半導体素子及びその製造方法

発明者：
横田 嘉宏

横田 嘉宏 について

, 
川上 信之

川上 信之 について


出願人/特許権者：
株式会社神戸製鋼所

株式会社神戸製鋼所 について


代理人 (1件)： 藤巻 正憲
公報種別：公開公報
出願番号（国際出願番号）：特願2000-243263
公開番号（公開出願番号）：特開2002-057167
出願日： 2000年08月10日
公開日（公表日）： 2002年02月22日
要約：
【要約】【課題】 ゲート絶縁膜とチャネル及びその界面の欠陥がなく、高品質・高性能な半導体素子及びその製造方法を提供する。【解決手段】 絶縁性の高圧合成ダイヤモンド単結晶基板1上に、高濃度Bドープ半導体ダイヤモンド層を形成し、反応性イオンエッチングにより、ソース及びドレイン領域となる半導体ダイヤモンド層2a及び2bを形成する。更に、半導体ダイヤモンド2a、2b上を部分的に覆うマスク5aを形成した後、マイクロ波プラズマCVD法により全面に低濃度Bドープp形半導体ダイヤモンド薄膜を、例えば0.1μmの厚さに合成する。そして、マスク5a上に形成されたダイヤモンド薄膜と共にマスク5aを除去し、チャネル層となる半導体ダイヤモンド薄膜層6を形成する。その後、半導体ダイヤモンド層2a及び2b上に電極7、8を形成する。
請求項（抜粋）：
基板と、この基板上に局所的に形成された第1及び第2の半導体領域と、前記第1及び第2の半導体領域上に直接形成され前記第1及び第2の半導体領域より不純物濃度が低い第3の半導体領域と、を有し、前記第1の半導体領域と前記第2の半導体領域との間を移動する電荷が前記第3の半導体領域を経由するものであることを特徴とする半導体素子。
IPC (6件)：
H01L 21/338 ,  H01L 29/812 ,  H01L 29/78 ,  H01L 29/786 ,  H01L 29/861 ,  H01L 33/00
FI (7件)：
H01L 33/00 A ,  H01L 29/80 B ,  H01L 29/78 301 B ,  H01L 29/78 616 S ,  H01L 29/78 617 T ,  H01L 29/78 618 B ,  H01L 29/91 F
Fターム (47件)：
5F040DA01 ,  5F040DA20 ,  5F040DA21 ,  5F040DC01 ,  5F040ED03 ,  5F040ED04 ,  5F040EE04 ,  5F040EH02 ,  5F040FC09 ,  5F041AA40 ,  5F041CA33 ,  5F041CA64 ,  5F041CA74 ,  5F041CA83 ,  5F041CA85 ,  5F102FA01 ,  5F102GA14 ,  5F102GB01 ,  5F102GC01 ,  5F102GD01 ,  5F102GD10 ,  5F102GJ02 ,  5F102GJ10 ,  5F102GL02 ,  5F102GM02 ,  5F102GT02 ,  5F102HC01 ,  5F102HC07 ,  5F102HC15 ,  5F110AA07 ,  5F110AA13 ,  5F110AA14 ,  5F110BB03 ,  5F110CC01 ,  5F110DD04 ,  5F110EE03 ,  5F110FF01 ,  5F110FF02 ,  5F110FF03 ,  5F110GG01 ,  5F110GG32 ,  5F110GG45 ,  5F110HK02 ,  5F110HK04 ,  5F110HK08 ,  5F110HK25 ,  5F110HK35
引用特許：
審査官引用 (6件)
全件表示

前のページに戻る

TOP

BOTTOM