特許
J-GLOBAL ID：200903087394587692

メモリパッケ-ジ

発明者：
小田 利明

小田 利明 について


出願人/特許権者：
日本電気株式会社

日本電気株式会社 について


代理人 (1件)： 堀 城之
公報種別：公開公報
出願番号（国際出願番号）：特願平11-014668
公開番号（公開出願番号）：特開2000-216327
出願日： 1999年01月22日
公開日（公表日）： 2000年08月04日
要約：
【要約】【課題】 本発明は、1段実装時と同じ実装面積で2倍以上のメモリ容量を実現でき、上部または下部の1段実装時と同じ面積上に異なる2つのメモリ機能を実現できるメモリパッケージを提供することを課題とする。【解決手段】 ROM機能型のメモリコアを搭載したメモリ装置またはRAM機能型のメモリコアを搭載したメモリ装置の装置載置面にランドを設け、ランド上に更にROM機能型のメモリコアを搭載したメモリ装置またはRAM機能型のメモリコアを搭載したメモリ装置を2段立て積みに実装できるようにし、かつ上部/下部のROM機能型のメモリコアを搭載したメモリ装置またはRAM機能型のメモリコアを搭載したメモリ装置のアドレス領域が重ならないような制御を実行する内部回路を設ける。
請求項（抜粋）：
1段実装時と同じ実装面積で2倍以上のメモリ容量を実現でき、1段実装時と同じ面積上に異なる2つのメモリ機能を実現できるメモリパッケージであって、装置載置面の所定位置に形成されたランドと、当該ランドに対して底面上で1対1に会合可能な対向位置に形成された接続ピンとを備えた複数のメモリ装置を有し、前記メモリ装置を上下2段重ねにする場合に、上部の前記メモリ装置の底面に形成された前記接続ピンと下部の前記メモリ装置の前記装置載置面の所定位置に形成された前記ランドとが1対1に会合して接続可能となるように構成されていることを特徴とするメモリパッケージ。
IPC (3件)：
H01L 25/065 ,  H01L 25/07 ,  H01L 25/18
引用特許：
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM