特許
J-GLOBAL ID：200903087396286479
絶縁ゲート型バイポーラトランジスタおよびその製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
岡田 敬
公報種別：公開公報
出願番号（国際出願番号）：特願2005-284109
公開番号（公開出願番号）：特開2007-096033
出願日： 2005年09月29日
公開日（公表日）： 2007年04月12日
要約：
【課題】プレーナ構造のIGBTにおいて、コレクタ-エミッタ間飽和電圧VCE(sat)を最小にするゲート幅Lgには最適値が存在する。従って、ゲート幅Lgのさらなる縮小は好ましくなく、飽和損失の改善が進まない。また、ゲート電極下方のn-型半導体層の不純物濃度を高めるとコレクタ-エミッタ間飽和電圧VCE(sat)を低減できるが、チャネル領域の不純物濃度が変動するため、問題があった。【解決手段】ゲート電極の中央に分離孔を設けn型不純物を注入し、チャネル領域間にn型不純物領域を形成する。これによりゲート電極下方のみ不純物濃度を高めることができるので、ゲート幅Lgの低い領域においてコレクタ-エミッタ間飽和電圧VCE(sat)の特性を低い方にシフトすることができる。また、セルピッチを縮小できる。又、帰還容量を低減でき、高周波スイッチングに有利となる。n型不純物領域はセルフアラインで形成できる。【選択図】 図1
請求項（抜粋）：
一導電型半導体基板と、
前記基板上に設けられた逆導電型の半導体層と、
前記半導体層表面に複数設けられた一導電型のチャネル領域と、
隣り合う前記チャネル領域間に設けられ、前記半導体層の表面より不純物濃度が高い逆導電型不純物領域と、
前記逆導電型不純物領域上方の前記半導体層表面に設けられたゲート電極と、
前記ゲート電極を分割する分離孔と、
前記分離孔および前記ゲート電極を被覆する絶縁膜と、
前記チャネル領域表面に設けられた逆導電型のエミッタ領域と、
前記エミッタ領域間の前記チャネル領域表面に設けられた一導電型のボディ領域と、
を具備することを特徴とする絶縁ゲート型バイポーラトランジスタ。
IPC (3件)：
H01L 29/739
, H01L 29/78
, H01L 21/336
H01L29/78 655A
, H01L29/78 652J
, H01L29/78 652K
, H01L29/78 658B
