特許
J-GLOBAL ID:200903087439538531
レベル設定回路
発明者:
出願人/特許権者:
代理人 (2件):
大前 要
, 板東 義文
公報種別:公開公報
出願番号(国際出願番号):特願2005-197270
公開番号(公開出願番号):特開2007-019702
出願日: 2005年07月06日
公開日(公表日): 2007年01月25日
要約:
【課題】 信号を所定のレベルに設定して出力させることができ、かつ、プロセスばらつきによる設定レベルのばらつきを小さくすることができるレベル設定回路を提供する。【解決手段】 ベースを入力、エミッタを出力とするバイポーラトランジスタQ2を用いたエミッタフォロワにかかる。バイポーラトランジスタQ2のベースとエミッタとを第1の負荷抵抗2が接続している。バイポーラトランジスタQ2のコレクタ側へとつながる所定電位とベースとを第2の負荷抵抗3が接続している。バイポーラトランジスタQ2のベースに直列にスイッチSW1が接続されている。【選択図】 図1
請求項(抜粋):
ベースを入力、エミッタを出力とするバイポーラトランジスタを用いたエミッタフォロワにおいて、
前記ベースと前記エミッタとを接続する第1の負荷抵抗と、
コレクタ側へとつながる所定電位と前記ベースとを接続する第2の負荷抵抗と、
前記ベースに直列に接続されたスイッチとを有することを特徴とするレベル設定回路。
IPC (4件):
H03K 19/017
, H03F 1/30
, H03F 3/45
, H03K 19/082
FI (4件):
H03K19/00 101A
, H03F1/30 Z
, H03F3/45 Z
, H03K19/082
Fターム (34件):
5J056AA00
, 5J056AA38
, 5J056BB38
, 5J056CC01
, 5J056CC21
, 5J056DD23
, 5J056EE05
, 5J056FF06
, 5J056FF08
, 5J056GG09
, 5J500AA01
, 5J500AA12
, 5J500AA22
, 5J500AC15
, 5J500AC36
, 5J500AC37
, 5J500AF20
, 5J500AH02
, 5J500AH09
, 5J500AH19
, 5J500AH25
, 5J500AH38
, 5J500AH39
, 5J500AK02
, 5J500AK05
, 5J500AK18
, 5J500AK47
, 5J500AM01
, 5J500AM21
, 5J500AT06
, 5J500DN22
, 5J500DN23
, 5J500DP02
, 5J500NH15
引用特許:
前のページに戻る