特許

J-GLOBAL ID：200903087506801587

半導体装置および半導体装置の製造方法

発明者： 坂上 寿司
出願人/特許権者： ローム株式会社
代理人 (1件)： 古谷 栄男 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-184524
公開番号（公開出願番号）：特開平9-102557
出願日： 1996年07月15日
公開日（公表日）： 1997年04月15日
要約：

【要約】【課題】 エッチングダメージを受けにくい半導体装置および半導体装置の製造方法を提供する。【解決手段】NPN領域46のエミッタ領域72、ベース領域56、コレクタ領域74およびLOCOS40の上には、プラズマ酸化膜54が配置されている。したがって、異方性腐食を行なうに際し、プラズマ酸化膜54等の働きにより、エミッタ領域72、LOCOS40等が腐食されることはない。また、プラズマ酸化膜54は、エミッタ領域72等に対する不純物導入のためのイオンを通過させることができる。したがって、エミッタ領域72等に対し不純物を導入する際、プラズマ酸化膜54が障害になることはない。このため、エミッタ領域72等を有する半導体において、異方性腐食および不純物導入を、支障なく行なうことができる。また、LOCOS40の素子分離機能が損われることもない。

請求項（抜粋）：

異方性腐食を行なうに際し腐食を抑制すべき腐食抑制領域と、腐食してもよい腐食許容領域とを有する半導体装置であって、前記腐食抑制領域は、不純物導入が必要でかつ異方性腐食を行なうに際し腐食してはならない腐食忌避領域を含み、腐食抑制領域の上に腐食忌避領域に対する不純物導入のためのイオンを通過させることができる被腐食層を配置し、腐食許容領域の上に被腐食層を配置しないこと、を特徴とする半導体装置。

IPC (7件)：

H01L 21/8249 ,  H01L 27/06 ,  H01L 21/265 ,  H01L 21/3065 ,  H01L 21/8222 ,  H01L 29/78 ,  H01L 21/336

FI (5件)：

H01L 27/06 321 A ,  H01L 21/265 H ,  H01L 21/302 J ,  H01L 27/06 101 U ,  H01L 29/78 301 P

引用特許：

審査官引用 (3件)

• 特開平3-175670
  
• 半導体集積回路の製造方法
  公報種別：公開公報   出願番号：特願平5-221569   出願人：日本電気株式会社
• 特開平3-175670