特許

J-GLOBAL ID：200903087531289360

半導体デバイスのテスト装置およびそのテスト方法

発明者： 高島 栄 ,  鳥羽 宏幸
出願人/特許権者： 三菱電機株式会社 ,  三菱電機システムエル・エス・アイ・デザイン株式会社
代理人 (1件)： 田澤 博昭 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-178924
公開番号（公開出願番号）：特開2001-004717
出願日： 1999年06月24日
公開日（公表日）： 2001年01月12日
要約：

【要約】【課題】 機能検証用パターン同士が同じタイミング条件でも連続していないために再度タイミング条件を設定しなければならなかった。【解決手段】 機能検証用テストパターンと、それぞれのタイミング条件を含むテスト条件および機能検証用テストパターンのテスト順序とを含むテストプログラムにおいて、各機能検証用テストパターンが使用するタイミング条件を相互に比較する比較部と、タイミング条件が一致した場合には同一タイミング条件を使用するテストパターンを連続して適用し、またタイミング条件が異なる場合には相互にタイミング条件の違いが少ないテストパターンを連続して適用するようにテスト順序を変更する変更部と、テスト順序に基づいて複数のテストパターンおよびテスト条件を適用することにより半導体デバイスをテストするテスト部とを備えるようにした。

請求項（抜粋）：

複数のテストパターンと、それぞれのタイミング条件を含むテスト条件および上記複数のテストパターンのテスト順序とから構成するテストプログラムにおいて、上記複数のテストパターンの各々が使用する上記タイミング条件を相互に比較するステップと、このタイミング条件が一致した場合にはその同一タイミング条件を使用する上記テストパターンを連続して適用するように上記テスト順序を変更するステップと、上記テスト順序に基づいて上記複数のテストパターンおよび上記テスト条件を適用することにより半導体デバイスをテストするステップとを備えた半導体デバイスのテスト方法。

IPC (2件)：

G01R 31/28 ,  G01R 31/3183

FI (2件)：

G01R 31/28 H ,  G01R 31/28 Q

Fターム (3件)：

2G032AA00 ,  2G032AB01 ,  2G032AG07

引用特許：

出願人引用 (2件)

• テストパターン圧縮方法
  公報種別：公開公報   出願番号：特願平8-138793   出願人：富士通株式会社
• 特開平1-244380