特許
J-GLOBAL ID：200903087769488891
半導体集積回路のテスト回路及びテスト方法
発明者：
出願人/特許権者：
代理人 (1件)：
前田 弘 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-009485
公開番号（公開出願番号）：特開平7-271628
出願日： 1995年01月25日
公開日（公表日）： 1995年10月20日
要約：
【要約】【目的】 データ圧縮を行った並列入力線形フィードバックシフトレジスタ(LFSR)を用いて、求められた圧縮値と期待圧縮値との比較を行う。【構成】 半導体集積回路(例えばメモリ)の正誤のテスト回路において、メモリから読み出したデータI1〜I4を順次並列入力線形LFSR1 により圧縮して圧縮シグネチャを求めた後、フィードバック情報選択手段SEL0により最終段のレジスタS4の出力を、左端に位置する2入力排他的論理和ゲートXOR1の第1の入力に与える。他の排他的論理和ゲートXOR2〜XOR4の第1の入力には、その前段に位置するレジスタS2〜S4の出力を与える。入力セレクタSEL1〜SEL4は、期待シグネチャ格納レジスタ2の期待シグネチャE1〜E4を選択して、各排他的論理和ゲートXOR2〜XOR4の第2の入力に与える。従って、各排他的論理和ゲートXOR2〜XOR4で圧縮値と期待圧縮値との比較が行われる。
請求項（抜粋）：
半導体集積回路から複数の並列データが順次入力され、前記入力された複数の並列データを圧縮するコンパクトテスト回路を用いる半導体集積回路のテスト回路であって、期待圧縮値を記憶する期待圧縮値記憶手段と、テスト回路に元々備える演算回路と、前記コンパクトテスト回路による圧縮により得られた圧縮値及び前記期待圧縮値記憶手段の期待圧縮値を前記演算回路に与える情報収集手段とを備えて、前記得られた圧縮値と期待圧縮値とを比較する比較手段を前記の元々備える演算回路により兼用したことを特徴とする半導体集積回路のテスト回路。
IPC (3件)：
G06F 11/22 330
, G01R 31/28
, G11C 29/00 303
