レジストマ-ク及びそれを用いた半導体装置の製造方法

発明者： ,
出願人/特許権者：
代理人 (1件)：大西健治
公報種別：公開公報
出願番号（国際出願番号）：特願平10-362716
公開番号（公開出願番号）：特開2000-188250
出願日： 1998年12月21日
公開日（公表日）： 2000年07月04日
要約：

【要約】 (修正有)【課題】サ-マルフロ-の影響によるレジストマ-クの変形を抑制し、位置合わせ精度の向上するレジストマ-ク及びそれを用いた半導体装置の製造方法を提供する。【解決手段】層間膜、例えば二酸化シリコン膜520が、下地マ-ク510aとして働く開口部を有する下地膜、例えばポリシリコン膜510の上に形成される。層間膜の上には、レジストマ-ク530、540が形成されている。このレジストマ-クは、第1のパタ-ン540と第2のパタ-ン530からなる。両パタ-ンは、所定形状の枠からなる。第2のパタ-ンは、第1の枠の内側に離間して形成され、かつ、内側から外側に向かう方向の幅が第1のパタ-ンの寸法より小さい。露光により形成されたレジストパタ-ンとウエハとの絶対的な位置関係の確認は、レジストマ-クと、下地マ-ク510とのずれ量を重ね合わせ精度測定機により測定することにより行う。

請求項（抜粋）：

所定形状の第1の枠からなり、かつこの第1の枠の内側から外側に向かう方向の幅が第1の寸法である第1のパタ-ンと、前記第1の枠の内側で前記第1のパタ-ンから離間して形成され、所定形状の第2の枠からなり、かつこの第2の枠の内側から外側に向かう方向の幅が第1の寸法より小さい第2の寸法からなる第2のパタ-ンとからなることを特徴とするレジストマ-ク。

IPC (6件)：

H01L 21/027 , G03F 7/26 511 , H01L 21/02 , H01L 23/12 , H01L 21/68 , H05K 1/02

FI (6件)：

H01L 21/30 502 M , G03F 7/26 511 , H01L 21/02 , H01L 21/68 F , H05K 1/02 R , H01L 23/12 Z

Fターム (18件)：

2H096AA25 , 2H096LA16 , 5E338AA18 , 5E338DD11 , 5E338DD16 , 5E338DD32 , 5E338EE44 , 5F031CA02 , 5F031JA38 , 5F046AA25 , 5F046EA04 , 5F046EA12 , 5F046EA15 , 5F046EA18 , 5F046EB01 , 5F046EC05 , 5F046FA17 , 5F046FC03

引用特許：

審査官引用 (1件)

半導体製造方法及び半導体装置
公報種別：公開公報出願番号：特願平10-304904 出願人：日本電気株式会社

前のページに戻る