半導体集積回路装置

発明者： , ,
出願人/特許権者：
代理人 (1件)：徳若光政
公報種別：公開公報
出願番号（国際出願番号）：特願2008-114931
公開番号（公開出願番号）：特開2009-265955
出願日： 2008年04月25日
公開日（公表日）： 2009年11月12日
要約：

【課題】高精度で低電圧までの動作が可能な基準電圧発生回路を提供する。【解決手段】デプレッション型第1MOS及びエンハンスメント型第2MOSにより差動回路部が構成され、上記第1と第2MOSの共通化されたソースと回路の接地電位との間に定電流源が設けられ、それぞれのドレインと動作電圧との間に負荷回路が設けられる。上記差動回路部の出力信号がゲートに供給され、出力電圧を上記第2MOSのゲートに負帰還させるソースフォロワ形態の第3MOSのソースと上記接地電位との間に第1抵抗、第2抵抗及びダイオード形態の第4MOSからなる直列回路が設けられる。上記第1MOSのゲートは、上記接地電位が供給され、上記直列回路は、上記出力電圧の持つ温度依存性を補償するよう上記第1抵抗と第2抵抗の抵抗比及び上記第4MOSとの接続構成と、温度補償された定電圧を得る出力点が選ばれる。【選択図】図1

請求項（抜粋）：

基準電圧発生回路を有し、上記基準電圧発生回路は、デプレッション型の第1MOSFET及びエンハンスメント型の第2MOSFETと、上記第1MOSFETと第2MOSFETの共通化されたソースと回路の接地電位との間に設けられた定電流源と、上記第1MOSFETのドレイン及び第2MOSFETのドレインと動作電圧との間に設けられた負荷回路と、上記第1又は第2MOSFETの出力信号がゲートに供給され、ソースから得られる出力電圧を上記第2MOSFETのゲートに負帰還させる第3MOSFETと、上記第3MOSFETと上記接地電位との間に設けられ、第1抵抗、第2抵抗及びダイオード形態の第4MOSFETからなる直列回路とを有し、上記第1MOSFETのゲートは、上記接地電位が供給され、上記直列回路は、上記第3MOSFETから得られる上記出力電圧の持つ温度依存性を補償するように上記第1抵抗と第2抵抗の抵抗比、上記第4MOSFETと第1抵抗及び第2抵抗との相互接位置及び温度補償された定電圧を得る出力点がそれぞれ選ばれる半導体集積回路装置。

IPC (3件)：

G05F 1/56 , H01L 21/822 , H01L 27/04

FI (4件)：

G05F1/56 310E , H01L27/04 B , H01L27/04 V , G05F1/56 310W

Fターム (22件)：

5F038AR22 , 5F038AR28 , 5F038AV02 , 5F038AV06 , 5F038AZ02 , 5F038BB02 , 5F038BB04 , 5F038BB05 , 5F038DF01 , 5F038EZ20 , 5H430BB01 , 5H430BB05 , 5H430BB09 , 5H430BB11 , 5H430EE06 , 5H430FF03 , 5H430FF04 , 5H430FF13 , 5H430FF17 , 5H430GG01 , 5H430HH03 , 5H430LA21

引用特許：

出願人引用 (2件)

特開昭56-108258号公報
半導体装置
公報種別：公開公報出願番号：特願2003-343891 出願人：株式会社リコー

前のページに戻る