多電源インタフェース回路、半導体集積回路、電気回路基板およびバッテリ駆動機器

発明者：
出願人/特許権者：
代理人 (11件)：前田弘 , 竹内宏 , 嶋田高久 , 竹内祐二 , 今江克実 , 藤田篤史 , 二宮克也 , 原田智雄 , 井関勝守 , 関啓 , 杉浦靖也
公報種別：公開公報
出願番号（国際出願番号）：特願2007-301360
公開番号（公開出願番号）：特開2009-130490
出願日： 2007年11月21日
公開日（公表日）： 2009年06月11日
要約：

【課題】多電源インタフェース回路において、回路増加を抑制しつつ、I/O電源遮断時の貫通電流を防止し、LSIの低消費電力化を実現する。【解決手段】入力制御ゲート106は入力制御信号に応じて入力信号を伝達するか否かを制御する。レベルシフタ107は、入力制御信号が入力許可を示すときは、入力制御ゲート106の出力信号を内部電源の電圧レベルに変換する一方、入力禁止を示すときは、変換動作を行わずに所定レベルの信号を出力する。すなわち入力制御信号が、レベルシフタの動作を許可・禁止する制御信号の機能を兼ねている。端子電源が遮断された場合、入力制御信号を入力禁止に設定することによって、レベルシフタにおいて内部電源に生じる貫通電流を抑制できる。【選択図】図1

請求項（抜粋）：

第1電源が端子電源として供給されるとともに、第2電源が内部電源として供給される多電源インタフェース回路であって、前記第1電源の電圧レベルの入力信号が印加される入力端子と、前記第2電源の電圧レベルの信号であって入力許可または入力禁止を論理レベルによって示す入力制御信号が、印加される入力制御端子と、前記入力制御信号を前記第1電源の電圧レベルの信号に変換する第1レベルシフタと、前記第1電源が供給され、前記入力信号を伝達するか否かを、前記第1レベルシフタによる変換後の前記入力制御信号の論理レベルに応じて制御する入力制御ゲートと、前記第2電源が供給され、前記入力制御ゲートから出力された信号を前記第2電源の電圧レベルの信号に変換する第2レベルシフタと、前記第2レベルシフタから出力された信号を出力する出力端子とを備え、前記第2レベルシフタは、前記入力制御信号を受け、前記入力制御信号の論理レベルが入力許可を示すときは、変換動作を行う一方、前記入力制御信号の論理レベルが入力禁止を示すときは、変換動作を行わないで、前記入力制御ゲートから出力された信号のレベルにかかわらず、所定のレベルの信号を出力することを特徴とする多電源インタフェース回路。

IPC (2件)：

H03K 19/00 , G06F 1/32

FI (2件)：

H03K19/00 A , G06F1/00 332A

Fターム (10件)：

5B011DA06 , 5B011EB03 , 5B011LL01 , 5J056AA00 , 5J056BB17 , 5J056BB19 , 5J056CC21 , 5J056FF07 , 5J056FF10 , 5J056GG09

引用特許：

出願人引用 (1件)

二電源インタフェイス回路
公報種別：公開公報出願番号：特願平7-139529 出願人：東芝マイクロエレクトロニクス株式会社, 株式会社東芝

前のページに戻る