特許

J-GLOBAL ID：200903065483786077

二電源インタフェイス回路

発明者： 戸 高 順 一 ,  庭 田 正 吾
出願人/特許権者： 東芝マイクロエレクトロニクス株式会社 ,  株式会社東芝
代理人 (1件)： 佐藤 一雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-139529
公開番号（公開出願番号）：特開平8-335126
出願日： 1995年06月06日
公開日（公表日）： 1996年12月17日
要約：

【要約】【目的】 高電源電圧Vcc1 のオープン時および立ち上げ時に出力オフ状態の出力リーク電流が発生することのない二電源インタフェイス回路を提供する。【構成】 外部から入力された低電圧制御信号OEおよび低電圧反転制御信号/OEを高電圧制御信号OE′および高電圧反転制御信号/OE′に変換して出力するレベルシフト回路110と、低電圧反転制御信号/OEおよび高電圧反転制御信号/OE′がローレベルのときは外部から入力された入力データ信号の信号値に応じた高電圧信号C2 を出力し、低電圧反転制御信号/OEがハイレベルのときは高電圧反転制御信号/OE′の信号値に拘らずローレベルの高電圧信号C2 を出力する第2回路120bを有するプリバッファ120と、このプリバッファ120からローレベルの高電圧信号C2 を入力したときはオフし、ハイレベルの高電圧信号C2 を入力したときはオンするトランジスタ131を有するバッファ130とを備える。

請求項（抜粋）：

外部から入力された低電圧制御信号および低電圧反転制御信号を高電圧制御信号および高電圧反転制御信号に変換して出力するレベルシフト回路と、前記低電圧制御信号および前記高電圧制御信号または前記低電圧反転制御信号および前記高電圧反転制御信号がイネーブル状態のときは外部から入力された入力データ信号の信号値に応じた高電圧信号を出力し、前記低電圧制御信号または前記低電圧反転制御信号がディセーブル状態のときは前記高電圧制御信号または前記高電圧反転制御信号の信号値に拘らず所定レベルの高電圧信号を出力する回路を有する、プリバッファと、このプリバッファから前記所定レベルの高電圧信号を入力したときはオフし、他のレベルの高電圧信号を入力したときはオンする回路を有するバッファと、を備えたことを特徴とする二電源インタフェイス回路。

IPC (4件)：

G06F 3/00 ,  H03K 19/00 ,  H03K 19/0175 ,  H03K 19/0948

FI (4件)：

G06F 3/00 L ,  H03K 19/00 A ,  H03K 19/00 101 J ,  H03K 19/094 B

引用特許：

審査官引用 (2件)

• 半導体集積回路装置の出力回路
  公報種別：公開公報   出願番号：特願平4-343841   出願人：三菱電機株式会社
• 半導体メモリ装置のデータ出力回路
  公報種別：公開公報   出願番号：特願平5-013895   出願人：三星電子株式会社