特許
J-GLOBAL ID：200903087946425650

半導体装置

発明者：
佐藤 久克

佐藤 久克 について

, 
▲高▼相 知郎

▲高▼相 知郎 について


出願人/特許権者：
セイコーエプソン株式会社

セイコーエプソン株式会社 について


代理人 (1件)： 井上 一 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-233745
公開番号（公開出願番号）：特開2003-045876
出願日： 2001年08月01日
公開日（公表日）： 2003年02月14日
要約：
【要約】【課題】 歩留まりが良好な、多層配線構造を有する半導体装置を提供する。【解決手段】 本発明の半導体装置1000は、多層配線構造を有し、ボンディングパッド40aを含み、さらに、ダミー配線30を含むダミー配線形成領域35と、ダミー配線が形成されないダミー配線禁止領域15とを含む。ダミー配線禁止領域15は、少なくともボンディングパッド形成領域40aの下部に設けられる。
請求項（抜粋）：
多層配線と、ボンディングパッドと、を含む半導体装置であって、ダミー配線が形成されるダミー配線形成領域と、前記ダミー配線が形成されていないダミー配線禁止領域と、を含み、少なくとも前記ボンディングパッドと、該ボンディングパッドの鉛直下方領域とは、ダミー配線禁止領域である、半導体装置。
IPC (4件)：
H01L 21/3205 ,  G03F 7/20 521 ,  H01L 21/02 ,  H01L 21/027
FI (5件)：
G03F 7/20 521 ,  H01L 21/02 A ,  H01L 21/88 S ,  H01L 21/88 T ,  H01L 21/30 502 V
Fターム (7件)：
5F033UU04 ,  5F033VV01 ,  5F033VV07 ,  5F033VV11 ,  5F033VV12 ,  5F033WW01 ,  5F033XX19
引用特許：
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM