特許
J-GLOBAL ID：200903087952330288
電圧駆動型半導体素子のゲート駆動回路
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
篠部 正治
公報種別：公開公報
出願番号（国際出願番号）：特願平11-129893
公開番号（公開出願番号）：特開2000-262068
出願日： 1999年05月11日
公開日（公表日）： 2000年09月22日
要約：
【要約】【課題】電力変換装置の各アームを電圧駆動型スイッチング素子を直列接続して構成する場合、各素子のターンオフタイミング差による電圧アンバランスによる過電圧印加を抑制し、素子破壊を防止する。【解決手段】各アームが2つのスイッチング素子の直列接続からなる場合、例えば上アームで早くターンオンした方のスイッチング素子Q1だけに電圧が印加されるので、ゲート駆動回路GDU1によりQ1が過電圧となったことが検出されたら、素子Q1を再オンさせることで、上記課題の解決を図る。
請求項（抜粋）：
各アームに電圧駆動型半導体素子を直列接続してなる電力変換装置に対し、その電圧駆動型半導体素子のスイッチングを制御する制御装置と、この制御装置からの信号に基づき前記各電圧駆動型半導体素子をオン,オフ駆動する駆動回路と、前記電圧駆動型半導体素子に印加される電圧を検出し過電圧かどうかを判断する過電圧判別回路と、前記電圧駆動型半導体素子のターンオフ時に再び電圧駆動型半導体素子をオンさせる再オン回路とを設け、前記各直列接続された電圧駆動型半導体素子のターンオフタイミングの差により、各電圧駆動型半導体素子の印加電圧にアンバランスが発生したときは、過電圧を検出し、過電圧が印加された電圧駆動型半導体素子を再オンさせることにより、電圧駆動型半導体素子への過電圧印加およびそれにもとづく素子破壊を防止することを特徴とする電圧駆動型半導体素子のゲート駆動回路。
IPC (3件)：
H02M 7/537
, H02M 1/00
, H02M 7/48
H02M 7/537 B
, H02M 1/00 D
, H02M 7/48 M
, H02M 7/48 Q
5H007AA05
, 5H007AA06
, 5H007CA01
, 5H007CB05
, 5H007DB03
, 5H007FA01
, 5H007FA13
, 5H007FA20
, 5H740BA11
, 5H740BB05
, 5H740BB08
, 5H740BC01
, 5H740BC02
, 5H740JA01
, 5H740MM01
, 5H740MM03
