特許

J-GLOBAL ID：200903087952454106

電子デバイスの製造方法

発明者： 楫野 隆
出願人/特許権者： ティーディーケイ株式会社
代理人 (1件)： 石井 陽一
公報種別：公開公報
出願番号（国際出願番号）：特願2000-004821
公開番号（公開出願番号）：特開2001-196252
出願日： 2000年01月13日
公開日（公表日）： 2001年07月19日
要約：

【要約】【課題】 平面コイル等の電子デバイスにおいて、性能を落とさず、かつ、製造工程における取り扱いを難しくすることなく、薄型化を実現する。【解決手段】 (A):基板の少なくとも一方の面にレジストパターンを形成する工程、(B):レジストパターンをマスクとしてめっきを行って、導体パターンを形成する工程、(C):導体パターンを被覆する保護樹脂層を形成する工程、(D):基板を除去する工程、(E):コンタクトホールを有する層間絶縁層を、保護樹脂層の基板と接していた面に形成する工程、(F):層間絶縁層上にレジストパターンを形成する工程、(G):(F)で形成したレジストパターンをマスクとしてめっきを行うことにより、導体パターンを形成すると共に、層間絶縁層を挟んで存在する2つの導体パターン間を、(E)で形成したコンタクトホールを介して電気的に接続する工程を有する電子デバイスの製造方法。

請求項（抜粋）：

工程(A):基板の少なくとも一方の面にレジストパターンを形成する工程、工程(B):レジストパターンをマスクとしてめっきを行って、導体パターンを形成する工程、工程(C):導体パターンを被覆する保護樹脂層を形成する工程、工程(D):基板を除去する工程、工程(E):コンタクトホールを有する層間絶縁層を、保護樹脂層の基板と接していた面に形成する工程、工程(F):層間絶縁層上にレジストパターンを形成する工程、工程(G):工程(F)で形成したレジストパターンをマスクとしてめっきを行うことにより、導体パターンを形成すると共に、層間絶縁層を挟んで存在する2つの導体パターン間を、工程(E)で形成したコンタクトホールを介して電気的に接続する工程を有する電子デバイスの製造方法。

IPC (2件)：

H01F 41/04 ,  H01F 17/00

FI (2件)：

H01F 41/04 C ,  H01F 17/00 A

Fターム (10件)：

5E062DD04 ,  5E070AA01 ,  5E070AA11 ,  5E070AB02 ,  5E070BA08 ,  5E070CB13 ,  5E070CB17 ,  5E070CB20 ,  5E070CC10 ,  5E070DA15

引用特許：

審査官引用 (3件)

• 平面コイル
  公報種別：公開公報   出願番号：特願平6-325328   出願人：旭化成工業株式会社
• 薄膜電子部品及びその製造方法
  公報種別：公開公報   出願番号：特願平4-179136   出願人：ティーディーケイ株式会社
• 特開昭61-124117