特許

J-GLOBAL ID：200903087959469249

集積回路モジュール

発明者： レイモンド・アルバート・フィリオン ,  ロバート・ジョン・ウォジュナロースキイ ,  マイケル・グデュラ ,  ハーバート・スタンレイ・コール ,  エリック・ジョセフ・ウィルディ ,  ウルフガング・ダウム
出願人/特許権者： ゼネラル・エレクトリック・カンパニイ
代理人 (1件)： 生沼 徳二
公報種別：公開公報
出願番号（国際出願番号）：特願平6-013342
公開番号（公開出願番号）：特開平7-007134
出願日： 1994年02月07日
公開日（公表日）： 1995年01月10日
要約：

【要約】【目的】 チップを薄くしたりせずに、厚さの異なる複数のチップの接点パッドを平面上に位置決めすることのできる集積回路モジュールを提供する。【構成】 集積回路モジュールを製造するために位置決めされた半導体チップ14及びその他の電気部品20に対して直接的に基板材料12が成形されている。接点パッド15を有しているチップ14が、基部10によって支持されている接着剤層12aの上に面を下にして配置されている。チップ14の周りには型が配置されている。基板成形材料が型内に加えられ、その後硬化する。所定の接点パッド15と整合したバイアを有していると共に、このバイアを通り抜けている電気導体を有している誘電体層が、硬化した基板成形材料及びチップの面の上に配置されている。基板成形材料を加える前に、チップの裏側に熱栓を固定することができる。

請求項（抜粋）：

それぞれが共通の平面上に配置されている接点パッドを有している複数のチップと、該チップの面を除いて、該チップを取り囲んでいる硬化基板成形材料と、前記チップ及び前記硬化基板成形材料の面上に位置しており、複数のバイアを内部に含んでいる誘電体層であって、前記複数のバイアのうちの少なくともいくつかは、前記接点パッドのうちの所定の接点パッドとそれぞれ整合している、誘電体層と、該誘電体層に設けられている前記複数のバイアのうちの選択されたバイアを通り抜けている電気導体パターンとを備えた集積回路モジュール。

IPC (3件)：

H01L 25/04 ,  H01L 25/18 ,  H01L 23/52

FI (2件)：

H01L 25/04 Z ,  H01L 23/52 C

引用特許：

審査官引用 (7件)

• 特開昭59-171130
  
• 特開平4-072656
  
• 特開昭63-258055
  
• 特開平4-196255
  
• 特開平4-030459
  
• 特開平2-058358
  
• 半導体チツプの放熱実装構造
  公報種別：公開公報   出願番号：特願平3-185980   出願人：富士通株式会社