特許
J-GLOBAL ID：200903088067891589

pnバラクタ

発明者：
工藤 康二

工藤 康二 について


出願人/特許権者：
富士通株式会社

富士通株式会社 について

, 
富士通ヴィエルエスアイ株式会社

富士通ヴィエルエスアイ株式会社 について


代理人 (1件)： 山中 郁生 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2002-116699
公開番号（公開出願番号）：特開2003-318416
出願日： 2002年04月18日
公開日（公表日）： 2003年11月07日
要約：
【要約】【課題】 抵抗成分が小さく,LC共振を利用する回路の集積回路中への内蔵化にも対応しうるpnバラクタを提供すること。【解決手段】 半導体ウェハ中のnウェル1の上方にダミーゲートパターン4を形成し,ダミーゲートパターン4を阻止マスクとしてその両側にp+ 拡散領域2,3を形成する。nウェル1に,p+ 拡散領域2,3の電位より高電位な制御電圧VTが印加されるようにする。これにより,nウェル1とp+ 拡散領域2との間のpn接合と,nウェル1とp+ 拡散領域3との間のpn接合とがともに,制御電圧VTによりキャパシティが変化するpnバラクタとして動作する。p+ 拡散領域2,3の両端または周囲にエンドダミーパターンを設けると,位置ずれによるキャパシティのアンバランスが防止される。
請求項（抜粋）：
pn接合を可変容量キャパシタとして使用するpnバラクタにおいて,半導体基板中に設けられた1導電型半導体領域と,前記1導電型半導体領域の両側に位置し前記1導電型半導体領域とともにpn接合を構成する第1および第2の他導電型半導体領域とを有し,前記1導電型半導体領域と前記第1の他導電型半導体領域との間のpn接合と,前記1導電型半導体領域と前記第2の他導電型半導体領域との間のpn接合とを,前記1導電型半導体領域に印加される電位により静電容量が変化する第1のバラクタおよび第2のバラクタとして用いることを特徴とするpnバラクタ。
IPC (3件)：
H01L 29/93 ,  H01L 21/8234 ,  H01L 27/06
FI (2件)：
H01L 29/93 Z ,  H01L 27/06 102 A
Fターム (5件)：
5F048AA09 ,  5F048AB10 ,  5F048AC10 ,  5F048BA01 ,  5F048BB05
引用特許：
審査官引用 (3件)
  • 特開昭59-104180
  • 特開昭59-154077
  • 電気デバイスおよびその製造方法
    公報種別：公表公報   出願番号：特願2000-511198   出願人：テレフオンアクチーボラゲツトエルエムエリクソン

前のページに戻る

TOP

BOTTOM