特許
J-GLOBAL ID:200903048111312697
電気デバイスおよびその製造方法
発明者:
,
出願人/特許権者:
代理人 (1件):
浅村 皓 (外3名)
公報種別:公表公報
出願番号(国際出願番号):特願2000-511198
公開番号(公開出願番号):特表2001-516955
出願日: 1998年09月01日
公開日(公表日): 2001年10月02日
要約:
【要約】電圧依存キャパシタンスを有する電気デバイス(10)が提供され、その電気デバイス(10)は、第1領域(12)の半導体材料と、該第1領域内に形成された第2領域(13)および第3領域(14)の半導体材料であって、該第2領域および第3領域が分離領域により分離されている前記第2領域および第3領域の半導体材料と、前記第1領域の少なくとも前記分離領域に対応する領域上に形成された電気絶縁層(15)と、該絶縁層の少なくとも前記分離領域に対応する領域上に形成された実質的導電素子(16)であって、前記絶縁層が、前記実質的導電素子を、前記第1、第2、および第3領域から電気的に絶縁する、前記実質的導電素子と、前記実質的導電素子に接続された第1電極(17)と、前記第2および第3領域に接続された第2電極(18)と、を含む。前記デバイスの製造方法もまた開示される。
請求項(抜粋):
電圧依存キャパシタンスを有する電気デバイス(10;20;30;40;V1-Vn;70;80)において、 第1領域(12;22;32;72;82)の半導体材料と、 前記第1領域内に形成された第2領域(13;23;33;73;83;91)および第3領域(14;24;34;74;84;91)の半導体材料であって、前記第2領域および第3領域が分離領域により分離されている、前記第2領域および第3領域の半導体材料と、 前記第1領域の少なくとも前記分離領域に対応する領域上に形成された電気絶縁層(15;25;35)と、 前記絶縁層の少なくとも前記分離領域に対応する領域上に形成された実質的導電素子(16;26;36;76;86)であって、前記絶縁層が、前記実質的導電素子を、前記第1、第2、および第3領域から電気的に絶縁する、前記実質的導電素子と、 前記実質的導電素子に接続された第1電極(17;27;37)と、および 前記第2領域および第3領域に接続された第2電極(18;28;38)と、を含む前記電気デバイス。
IPC (2件):
FI (2件):
H01L 29/94 Z
, H03B 5/12 A
Fターム (19件):
5J081AA02
, 5J081BB01
, 5J081BB10
, 5J081CC22
, 5J081CC30
, 5J081CC42
, 5J081CC43
, 5J081DD11
, 5J081EE02
, 5J081EE03
, 5J081FF18
, 5J081GG05
, 5J081KK02
, 5J081KK13
, 5J081KK22
, 5J081LL01
, 5J081LL09
, 5J081MM01
, 5J081MM07
引用特許:
審査官引用 (6件)
-
発振回路
公報種別:公開公報
出願番号:特願平5-340677
出願人:日本電気株式会社
-
CMOS半導体装置
公報種別:公開公報
出願番号:特願平7-178988
出願人:ローム株式会社
-
特開昭57-113264
-
特開昭55-030862
-
特開昭59-104180
-
PLL集積回路および調整方法
公報種別:公開公報
出願番号:特願平6-067157
出願人:富士通株式会社
全件表示
前のページに戻る