特許

J-GLOBAL ID：200903088088104927

半導体装置の製造方法

発明者： 上野 和良
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 山下 穣平
公報種別：公開公報
出願番号（国際出願番号）：特願平11-053318
公開番号（公開出願番号）：特開2000-252285
出願日： 1999年03月01日
公開日（公表日）： 2000年09月14日
要約：

【要約】【課題】 半導体装置のダマシン銅配線をメッキにより形成するに際して、前工程としてのCuシード層の堆積を不要にして工程を簡単化させると共にバリア層のカバレッジを向上させ、良好な銅配線を形成する。【解決手段】 表面に配線用の溝6を形成したシリコン酸化膜からなる絶縁膜4上にCVDによりタングステン(W)膜からなるバリア層8を形成し、バリア層8の表面をアンモニアガスまたはアンモニアプラズマあるいは窒素プラズマを照射することで窒化処理して窒化タングステンからなる窒化層10を形成し、窒化層10上にメッキにより銅(Cu)膜12を堆積させ、溝6内にCu膜14を含んでなる配線14を形成する。

請求項（抜粋）：

銅配線を有する半導体装置を製造する方法であって、表面に配線用の溝を形成した絶縁膜上にタングステンからなるバリア層を形成し、該バリア層の表面を窒化処理して窒化タングステンからなる窒化層を形成し、該窒化層上にメッキにより銅膜を堆積させ、前記溝内に前記銅膜を含んでなる配線を形成することを特徴とする、半導体装置の製造方法。

IPC (2件)：

H01L 21/3205 ,  H01L 21/28 301

FI (2件)：

H01L 21/88 R ,  H01L 21/28 301 R

Fターム (40件)：

4M104BB04 ,  4M104BB18 ,  4M104BB33 ,  4M104DD16 ,  4M104DD44 ,  4M104DD45 ,  4M104DD52 ,  4M104DD65 ,  4M104DD77 ,  4M104DD82 ,  4M104DD89 ,  4M104FF13 ,  4M104FF16 ,  4M104HH13 ,  4M104HH20 ,  5F033HH11 ,  5F033HH19 ,  5F033HH34 ,  5F033MM01 ,  5F033MM08 ,  5F033MM13 ,  5F033PP09 ,  5F033PP27 ,  5F033QQ13 ,  5F033QQ14 ,  5F033QQ19 ,  5F033QQ48 ,  5F033QQ53 ,  5F033QQ78 ,  5F033QQ90 ,  5F033QQ98 ,  5F033RR01 ,  5F033RR04 ,  5F033RR21 ,  5F033SS15 ,  5F033WW00 ,  5F033WW02 ,  5F033XX02 ,  5F033XX04 ,  5F033XX33

引用特許：

審査官引用 (2件)

• 半導体装置
  公報種別：公開公報   出願番号：特願平9-013922   出願人：日本電気株式会社
• 半導体集積回路の配線構造体
  公報種別：公開公報   出願番号：特願平5-065417   出願人：川崎製鉄株式会社