半導体の製造方法

発明者：
出願人/特許権者：
代理人 (1件)：若林忠 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-262386
公開番号（公開出願番号）：特開平11-102963
出願日： 1997年09月26日
公開日（公表日）： 1999年04月13日
要約：

【要約】【課題】半導体の多層配線層の形成において、1層当りのフォトレジスト工程の回数を限定して製造コストの低減を図る。【解決手段】絶縁膜101上にエッチングストッパ膜102を形成し、その上にフォトレジスト103を形成して配線とホール用のパターンを形成し、このパターンによりエッチングストッパ膜と絶縁膜を配線の厚さに相当する深さまでエッチングして配線溝104とホール部分105を形成し、フォトマスクを除去し、配線溝とホール部分を含む全面に、膜105を、堆積し、ホール部分に絶縁膜を貫通する孔106を形成し、配線溝とホール部分に配線金属膜107を堆積し、表面を平坦化して第1の配線層を形成し、以後上述の工程を繰返して多層配線層を形成する。

請求項（抜粋）：

半導体の多層配線層の製造方法において、(1)絶縁膜上にエッチングストッパ膜を形成し、その上にフォトレジストを形成して配線とホール用のパターンを形成する工程と、(2)前記パターンに従ってエッチングストッパ膜と絶縁膜を配線の厚さに相当する深さまで、順次エッチングして配線溝とホール部分を形成する工程と、(3)前記フォトマスクを除去する工程と、(4)前記配線溝とホール部分を含む全面に、膜を堆積する工程と、(5)異方性エッチングによりホール部分に絶縁膜を貫通する孔を形成する工程と、(6)前記配線溝とホール部分に配線金属膜を堆積し、その表面を平坦化して第1の配線層を形成する工程とからなり、前記第1の配線層の上に絶縁膜を形成し、以後、工程(1)〜(6)を繰返すことにより多層配線層を形成することを特徴とする半導体の製造方法。

引用特許：

審査官引用 (1件)

半導体素子の配線形成方法
公報種別：公開公報出願番号：特願平8-011146 出願人：エル・ジー・セミコン・カンパニー・リミテッド

前のページに戻る