特許
J-GLOBAL ID：200903088174323038
半導体記憶装置およびその製造方法
発明者：
,
出願人/特許権者：
,
代理人 (1件)：
高田 守 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-211637
公開番号（公開出願番号）：特開平9-064298
出願日： 1995年08月21日
公開日（公表日）： 1997年03月07日
要約：
【要約】【課題】 誘電体膜としてペロブスカイト誘電体膜薄膜を使用した場合、サイドウォールとしてポリシリコン膜が使用できず、キャパシタ容量を大きくすることができなかった。【解決手段】 ペロブスカイト誘電体膜薄膜からなる誘電体膜13と直接接触するキャパシタの下部電極を、電極層10と金属材料の第1のサイドウォール15とで構成する。【効果】 誘電体膜と下部電極との接触面積が増加し、キャパシタ容量を大きくできる。
請求項（抜粋）：
半導体基板の主表面上に形成されたゲート電極と、前記半導体基板と前記ゲート電極との表面に形成され前記半導体基板と接続されたバリア層と、前記バリア層の上部に形成された電極層と、前記バリア層と前記電極層との側壁に形成された第1のサイドウォールと、前記電極層と前記第1のサイドウォールとの表面上を覆うペロブスカイト誘電体膜薄膜からなる誘電体膜と、前記誘電体膜の表面上を覆う上部電極とを備えた半導体記憶装置において、前記第1のサイドウォールが金属材料から構成されており、かつ前記電極層と前記第1のサイドウォールとで下部電極が構成されている事を特徴とする半導体記憶装置。
IPC (3件)：
H01L 27/108
, H01L 21/8242
, H01B 3/12 301
H01L 27/10 651
, H01B 3/12 301
, H01L 27/10 621 Z
